Коммутатор дискретных сигналов
Иллюстрации
Реферат
О П И С А Н И Е (ii! > 3 ©
ИЗОБРЕТЕН ИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 02.10.78 (21) 2668663, 18-21 с присоединением заявки № (51) М. 1(л."6 06Г 15/20
Н ОЗК 17/02
Государственный комитет (23) Приоритет по делам изоб етеиий (43) Опубликовано 30.04.80. Бюллетень ¹ 16 (53) УДК 681.14:
:681.3.055 (088.8) и открытий (45) Дата опубликования описания 30.04.80 (72) Автор изобретения
В. Г. Петрухин
j71) Заявитель т "; (54) КОММУТАТО Р ДИ СКР ЕТ Н Ъ|Х С И ГНАЛО В
Изобретение относится к области вычислительной техники и техники связи и может быть использовано при построении вычислительных структур и коммутаторов цифровых систем связи. 5
Известны коммутаторы дискретных сигналов, содержащие коммутирующее поле, управляющий блок, регистр, триггеры и логические элементы (1).
Недостаток устройства — возможность Io коммутации только в соответствии с сортирующими векторами.
Кроме того, известны коммутирующие устройства дискретных сигналов, содержа цие регистр, дешифраторы, соединенные с 15 блоком настройки и логические элементы (2).
Недостатком известного устройства являются ограниченные функциональные возможности, обусловленные большим числом 20 управляющих сигналов, требуемых для перехода от одной программы работы к другой, сложностью наращивания емкости коммутатора, и отсутствием возможности соединения одного входа с несколькими выхо- 25 дами.
С целью расширения функциональных возможностей в коммутатор дискретных сигналов, содержащий регистр коммутируемых данных, К дешифраторов и блок на- 30 стройки, первые выходы которого соединены с первымп входами дешифраторов, введены К матриц памяти, управляющие входы которых соединены с выходами соответствующих дешпфраторов, информационные входы — с вторыми выходамн блока настройки, а выходы соединены поразрядно и подключены к выходным шинам. При этом третьи выходы блока настройки соединены с входами регистра коммутируемых данных, выходы которого подключены к вторым входам соответствующих дешифраторов.
Функциональная схема устройства приведена на чертеже, где регистр 1 коммутируемых данных соединен через дешифраторы
2-1 — 2-К с матрицами памяти 3-1 — 3-К блок 4 настройки коммутатора, выходные шины (выходы) 5-1 — 5-М.
Устройство работает следующим образом.
В режиме индивидуальной настройки по каждому разряду на информационные входы матриц памяти 3-1 — 3-К с блока 4 настройки подается двоичный код номера выхода, на который должен быть подключен один из входов. На вход дешифратора 2-1, соответствующего коммутируемому выходу регистра 1, подается «1», на другие входы дешифратора 2-1 подается код номера программы, с блока 4 настройки, а на осталь731300 ные входы дешифратора 2-1 подаются последовательные значения двоичного ряда чисел. При получении максимального числа разрядности (а «1») настройка по данному разряду прекращается. Аналогично осуще- 5 ствляется настройка по другим разрядам и другим программам. Для соединения одного входа с несколькими выходами номера выходов с блока 4 настройки подаются одновременно. 10
При групповой настройке слова настройки формируются в блоке 4 настройки по всем разрядам и настройки осуществляется путем записи слов в матрицы памяти
3-1 — З-К. 15
Для работы устройства по сортирующим векторам в матрицы памяти 3-1 — 3-К записывается последовательность выходов (коды выходов могут быть зашиты в матрицу постоянных запоминающих устройств) . 20
Для настройки на выполнение системы булевых функций в матрицы 3-1 — 3-К памяти записываются результаты решений булевых функций по каждой из программ. В режиме коммутации по программе блок 4 25 настройки выдает код программы на входы дешифраторов 2-1 — 2-К, а коммутируемые сигналы выдаются из регистра 1 данных на входы дешифраторов 2-1 — 2-К, т. е. на входы дешифраторов 2-1 — 2-К будут поданы з0 адреса соответствующих ячеек памяти, в результате чего по j-му разряду матриц памяти 3-1 — 3-К будет считана «1», соответствующая «1» коммутируемого выхода регистра 1 данных. При наличии «О» в ком- 35 мутируемом выходе регистра 1 данных считывание производиться не будет, так как при настройке по данному адресу в соответствующий разряд матрицы памяти 3-1 — 3-К не была записана «1». Аналогично и одновременно со считыванием по j-му разряду будет осуществляться считывание по остальным разрядам матриц памяти 3-1 — З-К.
При переходе к другой программе достаточно изменить код номера программы на выходах младших разрядов дешифраторов
2-1 — 2-К, причем код программы для каждого дешифратора будет одинаков.
В режиме коммутации по сортирующим векторам значения сортирующих векторов подаются на младшие разряды дешифраторов 2-1 — 2-К, на старшие разряды которых из регистра 1 выдаются значения коммутпруемых переменных. Так, например, прп коммутации двух переменных одшгм дешифратором 2 и одной матрицей 3 два старших разряда дешнфратора 2 используются в качестве входов коммутируемых переменных, а 2 log>M младших разрядов в качестве входов значений двух сортирующих векторов.
В режиме решения системы логических уравнений на младшие разряды дешифраторов 2-1 — 2-К с блока 4 настройки подается номер решаемой системы логических уравнений, а на другие входы — двоичные переменные. С объединенных выходов матриц памяти 3-1 — 3-К будут выдаваться результаты решения логических уравнений.
Таким образом, устройство просто в управлении, кроме того, для увеличения емкости коммутатора по входам достаточно подключить дополнительные дешнфраторы с матрицами памяти, а для увеличения емкости коммутатора по выходам достаточно параллельно дешифраторам подключить дополнительные матрицы памяти. При этом в том и другом случае нет необходимости вносить изменения в действующий коммутатор.
Формула изобретения
Коммутатор дискретных сигналов, содержащий регистр коммутируемых данных, К дешифраторов и блок настройки, первые выходы которого соединены с первыми входами дешифраторов, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены К матриц памяти, управляющие входы которых соединены с выходами соответствующих дешифраторов, информационные входы — с вторыми выходами блока настройки, а выходы соединены поразрядно и подключены к выходным шинам, при этом третьи выходы блока настройки соединены с входами регистра коммутируемых данных, выходы которых подключены к вторым входам соответствующих дешифраторов.
Источники информации, принятые во внимание прн экспертизе
1. Авторское свидетельство СССР № 478439, кл. Н ОЗК 17/02, 30.11.73.
2. Авторское свидетельство СССР № 482749, кл. G 06F 15/20, 14.01.72.
Х-1 зЯ
Составитель Л. Захарова
Редактор E. Караулова Техред А. Камышникова
Корректор О. Данишева
Заказ 760/15 Изд. № 299 Тираж 772 Подписное
НПО «Поиск» Государственного комитета СССР по делам изобретений н открытий
113035, Москва, )Ê-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2