Аналого-цифровой интегратор

Аналого-цифровой интегратор

Иллюстрации

Показать все

Реферат

 

О П Н С А Н И Е („,7З29О5

ИЗОБРЕТЕЙ ЙЯ

Союз Советских

Социалистических

Республик (6l ) Дополнительное к авт . свил-ву (22)Заявлено09.11.77 (21) 2543857/18-24 (5 )М. Кл, 2

Q06 Cj 7/1 8 с присоеднненнем заявкн №

Государственный комитет (23) Приоритет до делам нзооретений н открытий

Опубликовано 05.05.80, Бюллетень -17 (53) Ygk681.335 (088.8) Дата опубликования описании 08.05.80 (72) Автор изобретения

Э, С. Никулин (71) Заявитель (54) АНАЛОГСь-ЦИФРОВОЙ ИНТЕГРАТОР

Устройство относится к автоматике и предназначено для формирования напряжения, пропорционального интегралу от входного сигнала. Оно может использоваться в системах автоматического управления различными объектами, когда требуются болыпие постоянные интегрирования.

Известны аналого-цифровые интеграторы, содержащие последовательно соединенные преобразователь напряжения в часто!

О ту, реверсивный счетчик импульсов и ци оро-аналоговый преобразователь I 11.

Недостатком таких интеграторов является их низкая помехоустойчивость, поскольку сбои счетчика под действием помех и перерывов в подаче питания (обусловленных, например, автоматическим переключением с основной питающей сети на резервную) вызывают разрушение информации накопленной интегратором, что может приводить к аварийным последствиям, а потому во многих случаях совершенно недопустимо. Кроме того, такие интеграторы не обеспечивают автоматическую запись

2 начальных условий, что затрудняет их использование в системах управления.

Наиболее близким техническим решением к предложенному является аналого-циф.ровой инТегратор f2), который содержит последовательно соединенные преобразователь напряжения в частоту, реверсивный счетчик импульсов, цифрс -аналоговйй пре обраэователь с выходным усилителем, переключатель, другой вход которого соединен с источником начальных условий, блок слежении-хранения, блок сравнения, подключенный другим входом к выходу цифро-аналогового преобразователя, и блок выделения модуля, выход которого подключен ко входу перестройки частоты преобразователя напряжения в частоту и через элемент И-НЕ к управляющему входу блока слежения-хранения.

Этот интегратор работает недостаточ:чо точно при кратковременных перерыв с питания, з 732

1Лель изобретения — повышение точнскти работы интегратора при кратковременных перерывах питания.

Поставленная цель достигается тем, что в аналого-цифровой интегратор, содержащий два источника напряжения противоположной полярности и последовательно включенные первый переключатель, первый информационный вход которого является информационным входом интегратора, пре 1о образователь напряжения в частоту, реверсивный счетчик импульсов, цифро-аналого1 вый преобразователь, выход которого является выходом интегратора, второй пере- ключатель, другой информационный вход 15 которого является входом начальных условий интегратора, блок слежения-хранения, блок сравнения,. подключенный другим входом к выходу цифро-аналогового преобразователя, и блок выделения модуля, вход 20 которого соединен со вторым информационным входом первого переключателя, а выход подключен к управляющему входу пер- . вого переключателя, ко входу перестройки частоты преобразователя напряжения в частоту и к первому входу элемента

И-НЕ, подсоединенного выходом к управляющему входу блока слежения-хранения согласно изобретению введены пиковый детектор, сигнализатор напряжений питания и реле времени, Выход реле„подключен ко второму входу элемента И-HE и к управляющему входу второго переключателя; вход реле времени соединен с источником напряжения положительной полярности и 35 со входом пикового детектора. Выход детектора подключен к первому дополнительному входу блока слежения-хранения и ко входу питания сигналиэатора напряжений питания, подсоединенного выходом ко вто- о рому дополнительному входу блока слежения-хранения. Две группы входов сигнализатора напряжений питания подключены к двум основным и группе дополнительных источников напряжений положительной и 4> отрицательной полярности.

Сигнализатор напряжений питания содержит выходной каскад на двух транзисторах различного, типа проводимости, выход. которого является выходом сигнализатора, две группы входных транзисторов различного типа проводимости и две группы делителей напряжения, образованные последовательно со единенными стабилитронами и резисторами и подключенные входами к соответствующим входам сигнализатора. Выходы делителей . напряжения подсоединены к базам соответствующих

905 4 входных транзисторов различного типа проводимости, эмиттеры которых соединны с шиной нулевого потенциала, а коллекторы объединены и подключены ко входу выходного каскада.

Блок слежения-хранения содержит операционный усилитель, в цепь между инвертирующим входом и выходом которого включены двухсторонний органичитель и последовательно соединенные запоминающий конденсатор, МОП-транзистор, подсоединенный затвором и подложкой к дополнительным входам блока, и первый ограничивающий резистор. Между инвертирующим входом операционного усилителя и вхо ом блока включены последовательно ооединенные нормально замкнутый ключ и второй ограничивающий резистор, а между инвертирующим входом операционного усилителя и шиной нулевого потенциалапоследовательно соединенные третий ограничивающий резистор и нормально разомкнутый ключ, управляющий вход которого соединен с управляющим входом нормально замкнутого ключа и с управляющим входом блока, узел соединения первого ог раничивающего резистора с МОП-транзистором является выходом блока.

На фиг. 1 представлена функциональная схема аналого-цифрового интегратора; на фиг, 2 - временные диаграммы, поясняющие его работу, Интегратор содержит последовательно подключенные ко входу 1 первый переклю чатель 2, преобразователь 3 напряжения в частоту с . дифференциальным импульсным выходом и входом 4 перестройки частоты, реверсивный счетчик импульсов 5 с иь пульсными входами сложения 6 и вычитания 7, цифро-аналоговый.преобразователь

8, второй переключатель 9, другой вход которого подключен к источнику 10 начальных условий интегратора, блок слеже ния-хранения 11> выполненный на операционном усилителе 12 с запоминающим конденсатором 13 в цепи отрицательной обратной связи и нормально замкнутым ключом 14 между инвертирующим входом и суммирующей точкой, к которой подклю чены входной резистор 15 и резистор 16 обратной связи, блок сравнения 17 и блоя

18 выделения модуля, выход которого со единен с управляющим входом переключателя 2 и с одним из входов элемента

И-НЕ 19, другой вход которого подключен к управляющему входу переключателя 9, а выход соединен с управляющим входом нормально замкнутого ключа 14-, что база ьхадптго р- и -p-трензи. торе 43 (подключена к аноду стабилич опа, катод которого соешшен с источником напряжения положительной полярности, а база входного и-p-п -транзистора 42 подключена к катоду стабилитрона, анод которого соединен с источником напряжения от» рицательной полярности.

Кроме источников питания 26 и 27 и источника питания 51 (положительной полярности), вторичных источников питания может быть больше,, так как их число определяечч=я типом примененных в интеграторе функциональньи узлов и требованиями к их цепям питания. . Нелинейный элемент 25 может быть образован стабилитронами 52, 53, диодами 54, 55 и резисторами 56, 57.

Интегратор может работать в режимах интегрирование, восстановление информации после сбоев счетчика, запись начальных условий и восстановление информации после кратковременных перерывов в подаче питания.

В режиме интегрирования устройство работает после окончания переходных процессов в цепях питания и включения реле времени 31, т.е. когда напряжение на конденсаторе 33 (О ) превышает уровень срабатывания гистерезисного релейного элемента 34 и выходной сигнал реле име ет единичное значение. По этому сигналу переключатель 9 соединяет вход блока слежения-хранения 11 с выходом цифроаналогового преобразователя 8. При этом выходные напряжения источников питания

26, 27, 51 имеют номинальные значения, входные транзисторы 42-44 сигналиэатора 29 напряжений питания закрыты, а транзисторы 38 и 30 открыты, в результате чего МОП-транзистор 20 находится в открытом состоянии и подключает запоминающий конденсатор 13 через резистор

21 к выходу операционного усилителя 12.

Исходное состояние контура восстанов пения информации, включающего в себя блок слежения-хранения 11, блок сравнения 17, блок 18 выделения модуля и элемент И HE 19, соответствует равенству абсолютных значений выходных напряжений цифро-аналогового преобразователя 8 (U „ (1и блока слежения-хранения 11 (Щ, при этом выходное напряжение блока 18 выделения модуля имеет нулевое эначе ние, и переключатель 2 соединяет вход преобразователя 3 напряжения в частоту с источником входного сигналами,„, а элемент И-HE 19 удерживает ключ 14 в замS 7 Г. «)

Запоминающий конденсатор 13 соединен с выходом операционного усилителя

12 через последовательно включенные

МОП-транзистор 20 и ограничивающий резистор 21, Инвертирующий вход операционного усилителя 12 подключен к шине нулевого потенциала через последовательно соединенные ограничивающий резистор

22 и нормально разомкнутый ключ 23, управляющий вход которого соединен с щ выходом элемента -HE 19, К неинвертирующему axogy операционного усилителя 12 подключен симметри, рующий резистор 24, а в цепь отрицател) ной обратной связи усилителя 12 включен 15 нелинейный элемент 25 выполненный по схеме двустороннего ограничения выходного напряжения усилителя.

Лналого-цифровой интегратор содержит также два источника 26, 27 напряжения 20 противоположной полярности, пиковый детектор 28, сигнализатор 29 напряжения питания с выходным транзистором 30„ эмиттер которого подключен к первому источнику 26 питания, и реле времени 31 с времяэадаюшей RC-цепью на входе (резистор 32 и конденсатор 33) и гистерезисным релейным элементом 34 на выходе, причем последовательно с времязада-. ющ KQHAeHcamoM 33 BK eBbJ рл 30 лельно соединенные диод 35 и резистор

36.

Коллектор выходного транзистора 30 соединен через резистор 37 с выходом пикового детектора 28, а также с затво- З5 ром МОП-транзистора 20, подложка которого подключена к выходу пикового детектора 28.

Вход пикового детектора 28 и времязадающий резистор 32 соединены с ио40 точником напряжения 27, а выход гистерезисного релейного элемента 34 подключен к управляющему входу переключателя 9.

Сигнализатор 29 напряжений питания

45 наряду с выходным .транзистором 30 содержит транзистор 38 другого типа проводимости, резисторы 3 9-41, входные р-0-р- транзисторы 42, 43 и n-p-q—

-транзистор 44, причем коллекторы транзисторов 42-44 соединены с базой транзистора 38, эмиттеры подключены к шине нулевого потенциала, а базы соединены с выходами делителей напряжения, образованных стабилитронами 45-47 и резисто55 рами 48-50, Делители напряжения включены между источниками напряжений противоположной полярности таким образом, 905 8

7 732 кнутом состоянии и блок слежения-хранения 11 работает в режиме слежения за напряжением 0@, х °

При наличии входного сигнала (U „ О) преобразователь 3 напряжения в частоту генерирует импульсы с частотой, пропорциональной Оьх, которые в зависимости от знака О > поступают на входы сложения 6 или вычитания 7 вход реверсивного счетчика 5 импульсов. За каждый пе- g риод работы преобразователя 3 в счетчике 5 фиксируется величина и знак приращения интеграла входного напряжения 0 х, т.е. осуществляется квантование интеграла входного сигнала по уровню. Таким об-

При нормальной работе аналого-цифрового интегратора (без сбоев счетчика) блок слежения-хранении 11 находится в режиме слежения за выходным сигналом

О,„, причем скорость слежения выбирает- 25 ся выше максимальной скорости изменения0, », а зона нечувствительности бло-,; ка сравнения 17 не менее одного кванта . сигналаОцд», и контур восстановления ин-: формации находится в исходном состоянии, ДО

Если в процессе интегрирования (или хранения интеграла при0 х —— О) произой° дет сбой счетчика 5, то из-за ограниченной скорости слежения блока слежения-хра» нения ll сигналы на входах блока срав- 35 нения будут отличаться на величину, превышающую его зону чувствительности. На . выходе блока сравнения 17 возникает напряжение, знак которого определяется рассогласованием сигналов 0®,„,„и U При этом блок 18 выделения модуля формирует независимо от знака рассогласования сигналовО,„и и единичное значение лсрььц. гического сйгнала, по которому элемент

И-НЕ 19 переводит ключ 14 в разомкну- 45 тое состояние и блок слежения-хранения

11 переходит в режим поддержания напряжения U, предшествующего сбою счетчика 5 (режим хранения).

Одновременно по сигналу блока 18 вы-50 деления модуля переключатель 2 соединяет вход преобразователя 3 напряжения в, частоту с выходом блока сравнения 17 °

Под действием сигнала с блока сравнения

17 преобразователь 3 восстанавливает информацию в счетчике 5, так как подача импульсов на один иэ входов счетчика осуществляется до тех пор, пока разность напряжений О, и О„не снизится до величины, при которой произойдет отключение блока сравнения 17. После этого выходной сигнал блока 18 выделения модуля принимает нулевое значение, а следовательно, переключатель 2 подключает вход преобразователя 3 к источнику U,êëþ÷

14 замыкается, а блок слежения-хра с-. ния переходит в режим слежения за сигналом 0,, и схема возвращается в прежнее состояние, обеспечивая дальнейшее формирование интеграла от входного сигнала U q .

Для уменьшения погрешности интегратора, связанной с изменением потенциала на запоминающем конденсаторе 13 при работе блока слежения-хранения ll в режиме хранения, необходимо увеличивать частоту преобразователи 3, т.е. сократить время восстановлении информации, С этой целью при срабатывании блока сравнения

17 преобразователь 3 сигналом с блока

l8 выделения модуля, поступающим по входу 4, перестраивается на повышенную частоту следования импульсов 1 „77 fи

Для уменьшения погрешности интегратора в этом режиме работы в него введены также ограничивающий резистор 22 и нормально разомкнутый ключ 23, Когда блок слежения-хранения 11 работает в режиме слежения, ключ 23 разомкнут и симметрирование эквивалентных сопротивлений на входах операционного усилителя 12 обеспечивается за счет того, что сопротивление резистора 24 выбрано равным сопротивлению параллельно включенных резисторов 15 и 16, При переходе блока слежения-хранения 11 в режим хранения резисторы 15 и 16 отключаются от инвертирующего входа усилителя 12, а вместо них с помощью ключа 23 подклк чается резистор 22, имеющий одинаковую с резистором 2 4 величину сопротивления, Поэтому через запоминающий конденсатор

13 в режиме хранения протекает не входной ток усилителя 12, а разность его входных токов, в результате чего уменьшаются изменения напряжения на запоминающем конденсаторе за время восстановления информации и повышается точность интегратора.

В режиме записи начальных условий интегратора работает следующим образом.

Если после длительного нахождения интегратора в обесточенном состоянии он подключается к питающей сети, то в первый момент времени напряжение О, ца времязадающем конденсаторе 33 равно

9 732 нулю и релейный элемент 34 устанавливается в такое состояние, при котором его выходной сигнал имеет единичное значение. При этом переключатель 9 соединяет вход блока слежения-хранения 11 с

5 источником 10 начальных условий (U„ ).

Одновременно выходным сигналом элемента И-НЕ 19 ключ 14 переводится в замкнутое состояние независимо от сигнала на выходе блока 18 выделения моду- )o ля. В результате в блок слежения-хранения 11 записывается напряжение начал ных условий0, т.е. обеспечивается ус Э ловие0, = -0„„. Под действием разности сигналов Од и 0 блок сравнения 35 ,17 срабатывает, блок 18 выделения модуля подключает с помощью переключателя 2 выход блока сравнения ко входу преобразователя 3 напряжения в частоту и последний, работая на повышенной часто- 20 те, обеспечивает быстрое изменение кода в счетчике 5 до тех пор, пока не произойдет выключения блока сравнения, т.е, до. момента, когда разность напряженийд„и ОЕ,„не станет меньше порога от- > пускания блока сравнения.

Время записи начальных условий в интегратор (C ) определяется временем отн работки блоком слежения-хранения максимального значенияО с заданной погреш Ю ностью. Поэтому временная задержка с формируемая реле времени 31, должна удовлетворять условию Ср, > 1 „что обеспечивается соответствующим выбором постоянной заряда времяэадающего конден сатора 33 и напряжении срабатывания U релейного элемента 34.

Когда в процессе заряда конденсатора 33 напряжение на нем превысит порог срабатывании релейного элемента 34,выходной сигнал последнего принимает нулевое значение и аналого-цифровой интегратор переходит в режим интегрирования входного сигнала.

Рассмотрим теперь работу интегратора в режиме восстановления. информации при кратковременных перерывах в подаче питания, ряд времязадающего конденсатора 33 через резистор 36 и односительно малое входное сопротивление релейного элемента 34 (диод 35 при этом смещен напряжением на конденсаторе 33 в непроводя.При исчезновении напряжениями в пи- 50 тающей сети выходные напряжения Е+, Е, !

Е+ источников напряжения 27, 26, 51 принимают нулевые значения, причем характер и длительность переходных процессов в выходных цепях этих источников на- 55 пряжения могут существенно отличаться друг от друга (см. временные диаграммы на фиг. 2), 905 10

Пока напряжения Е.„Е, Е+ близки

f к номинальным значениям, на базы входных транзисторов 42-44 с делителей напряжения, образованных стабилитронами

45-47 и резисторами 48-50, поступают напряжения, закрывающие эти транзисторы, что соответствует открытому состоянию транзисторов 38 и Зд, при котором к затвору МОП-транзистора 20 приложено открывающее напряжение (3 (отрицаснп тельной полярности) . Как только любое

t из напряжений E, E, E выйдет из допустимой зоны, определяемой напряжением стабилизации стабилитронов 45-47 (момент времени на фиг. 2), на выходе од ного иэ делителей напряжения появится напряжение, достаточное для открывания соответствующего входного транзистора, и последний открывается, шунтируя базу транзистора 38. При этом коллекторный ток транзистора 38 уменьшается, транзистор 30 выходит из насьлцения и эа счет действия положительной обратной связи через резистор 40 сигнализатор 29 напряжений питания релейно переходит в другое состояние, при котором транзисторы 38 и 30 закрыты, а на затвор МОПтранзистора 20 поступает закрывающее напряжение 0 „(положительной полярности), Пиковый детектор 28 поддерживает в течение перерыва питаниями.п рнеобходимые значения положительных напряжений на подложке0„ и на затвореОс,п,МОПтранзистора 20, обеспечивая тем самым его закрытое состояние и малые токи утечки. B результате этого запоминающий конденсатор 13 оказывается отключенным от усилителя 12 и напряжение на нем (U ) за время .„ ризменяется относитель но первоначального уровня0со на незначительную величину с (

Поскольку сигнализатор 29 напряжений питания обеспечивает отключение запоминающего конденсатора 13 при условии выхода из допустимой зоны хотя бы одного напряжения питания, нарушения нормальных состояний функциональных узлов интегратора, возникающие после этого, не приводят к изменению заряда на запоминающем конденсаторе.

В течени& времени tр р происходит раэ

11 7329 щее состояние). Постоянная времени разриса г =С Р, (где С - емкость коно язв денсатора 33, а R> — сопротивление резистора 36) выбирается так, чтобы за промежуток времени напряжение на конденсаторе (0 ) не стало меньше порога отпускания гистеэисного релейного элемента 34 (Uo„). Это обеспечивает установку релейного элемента 34 при восстановлении 04.д в такое: состояние, при 10 котором выходной сигнал (0 ) имеет нулевое значение. Следовательно, в предлагаемом интеграторе кратковременные перерывы питания не приводит к запуску .реле времени 31 и вход блока слеженияхранения 11 подключается к выходу цифро -аналогового преобразователя 8 до открывания МОП-транзистора 20, в результате чего уменьшается (практически до нуля) погрешность интегратора, обусловленная влиянием переходных процессов в цепях записи начальных условий при кратковременных перерывах питания, С помощью резистора 36 устанавливается определенное значение постоянной вре45 мени разряда конденсатора 33, что позволяет сообщить интегратору свойство

"отличать" кратковременные перерывы питания (с длительностью1 ) от продолжительных, после которых должен обеспечи- 30 ваться режим записи начальных условий.

Появление напряжения Осд в питающей сети после кратковременного его исчезновения вызывает увеличение выходных наI пряжений Е, Е, Е . источников напряже- M ния 27, 26, 51 от нулевых значений до номинальных. При этом состояние сигналиэатора 29 напряжений питания, соответ ствующее закрытому N Gfl-транзистору, 20 сохраняется за счет открытых входных 4д транзисторов 42-44 до тех пор, пока хо» тя бы одно из этих напряжений находится вне допустимой зоны. Как только последнее из напряжений Е+, Е, Е,. примет попустимое значение, при котором на все 45 функциональные узлы интегратора поступают напряжения питания, близкие к номинальным (момент времени на фиг.2), соответствующий входной транзистор закрывается, транзисторы 38 и 30 под дей-И ствием положительной ображой связи через резистор 40 релейно переходят в овкрытое состояние и на затвор МОП-транзистора 20 поступает открывающее напряжение Ос„п (отрицательной полярности), Л

После открывания МОП-транзистора 20 на выходе блока слежения-хранения 11 устанавливается напряжение О„„, опреде05 12 ляемое потенциалом на конденсаторе U и близкое по значению напряжениюО,, которое было до перерыва в подаче питания„ЕслиОе„,„Ф Uд,,, то срабатывает блок сравнения 17 и в интеграторе происходит восстановление информации так же, как . при сбоях счетчика.

После подключения запоминающего кон« денсатора 13 к выходу усилителя 12 возможно некоторое изменение потенциала на конденсаторе 13 (асс ), приводящее к увеличению погрешности интегратора,Причины этой погрешности заключаются в следующем.

В момент времени (cM. фиг. 2), когда включается МОП-транзистор, операционный усилитель 12 может находиться в состоянии насыщения и для перевода его в линейный режим требуется определенное время (t. ), в течение которого запоминающий конденсатор 13 перезаря жается на величину дО „под действием сн .максимального выходного напряжения

0.) ) усилителя 12, Кроме того, после выхода из насьлцения операционный усилитель 12, работая в линейном режиме, приходит в установившееся состояние (U„=U<) за время о,..., определяемое его частотными свойствами, В течение этого времени также происходит перезаряд конденсатора 13 (на величинуЬ0, ). Обычно1 „>)t, „„и, следовательно, наиболее существенная первая составляющая погрешности (DU©„), С целью уменьшения этих погрешностей интегратора операционный усилитель

12 в блоке слежения-хранения 11 охвачен нелинейной отрицательной обратной связью за счет подключения к нему нелинейного элемента 25, выполняющего функции двухсторонней схемы ограничения, а между выходом усилителя 12 и МОПтранзистором 20 включен резистор 21.

Нелинейный элемент 25 ограничивает выходное напряжение усилителя 12 на уровне О „„, который определяется напряжением пробои соответствующего стабиличрона (52 или. 53) и падением напряжения на открытом диоде (54 или 55), При выборе 0о„,аЯ„„операционный усилитель 1 2. к моменту открывания МОП-транзистора

20 оказываетсй в линейном режиме, что позволяет уменьшить время и соотвеч Очp ственно первую составляющую указанной погрешности (ац „) практически до нуля.

Путем введения резистора 21 увеличивается постоянная времени перезарядки конденсатора 13 в интервале времениФ.„,„

13 73 при работе усилителя 12 в линейном режиме, что позволяет уменьшить вторую составляющую погрешности (й0 „). TQK как сопротивление резистора 21 выбирается намного меньше сопротивления резистора 16 обратной связи и входного сопротивления блока сравнения 17, то динамический диапазон выходного напряжения блока слежения-хранения, а следовательно, и его статическая точность при этом прак- 10 тически не изменяются.

Включение перехода сток-исток М ОПтранзистора между запоминающим конденсатором и резистором 21, соединенным с выходом усилителя 12, позволяет ограни- t5 чить абсолютное значение напряжений на данных электродах МОП-транзистора во всех режимах его работы уровнем0, определяемым нелинейным элементом 25.

Зтим достигается снижение величин на- 20 пряжений, необходимы для управления

МОП-транзистором, и соответственно упрощение цепей его управления (путем ис-, пользования источников питания операционного усилителя), а также снижение погрешности интегратора за счет уменьшения влияния на запоминающий конденсатор токов утечки через закрытый МОПгранзис тор.

Таким образом, благодаря введению в аналого-цифровой инте гратор соответствующим образом построенных и включенных сигналиэатора напряжений питаний и реле времени, а также ключевого NOfI-транзистора, пикового детектора, схемы двухстороннего ограничения и других элементов и связей достигается существенное уменьшение погрешности восстановления информации в интеграторе после кратковременных перерывов питания.

2905 1

Формула изобретения

1, Аналого-цифровой интегратор, содержащий два источника напряжения противоположной полярности и последовательно включенные первый переключатель,первый информационный вход которого является информационным входом интегратора; преобразователь напряжения в частоту, реверсивный счетчик импульсов, цифро-аналоговый преобразователь, выход которого является выходом интегратора, второй переключатель, другой информационный вход которого является входом на.— чальных условий интегратора, блок слежения-хранения, блок сравнения, подключенный другим входом к выходу цл4ро-аналогового преобразователя, и блок выделения модуля, вход которого "îåäèíåí со вторым информационным входом первого переключателя, а выход подключен к управляющему входу первого переключателя, ко входу перестройки. частоты преобразователя напряжения в час оту и к первому входу элемента И-НЕ, подсоединенного выходом к управляющему входу блока слежения-хранения, отличающийся тем, что, с целью повышения точности работы интегратора при кратковременных перерывах питания, он содержит пиковый детектор, сигнализатор напряжений пита- . ния и реле времени, выход которого подключен ко второму входу элемента И-НЕ и к управляющему входу второго переключателя, вход реле времени соединен с ис» точником напряжения положительной полярности и со входом пикового детектора, выход которого подключен к первому дополнительному входу блока слежения-хранения и ко входу питания сигнализатора, напряжений питания, подсоединенного выходом ко второму дополнительному входу блока слежения-хранения, две группы входов сигнализатора напряжений питания подключены к двум основным и группе дополнительных источников напряжений положительной и отрицательной полярности.

2 . Аналого-цифровой интегратор по п. 1, отличающийся тем, что в нем сигнализатор напряжений питания содержит выходной каскад на двух транзисторах различного типа проводимости, выход которого является выходом сигнализатора, две группы входных транзисторов различного типа проводимости и две группы делителей напряжения, образованные последовательно соединенными стабилитронами и резисторами и подключенные входами к соответствующим входам сигнализатара, выходы делителей напряжения подсоединены к базам соответствующих входных транзисторов различного типа проводимости, эмиттеры которых соединены с шиной нулевого потенциала, а коллекторы объединены и подключены ко входу выходного каскада.

3. Аналого-цифровой интегратор по п. 1, отличающийся тем, что в нем блок слежения-хранения содержит операционный усилитель, в цепь между инвертирующим входом и выходом которого включены, двухсторонний ограничитель и последовательно соединенные запоминающий конденсатору МОПтранзис15 732905 16 тор, подсоединенный затвором и подлож- которого соединен с управляющим входом кой к дополнительным входам блока, и нормально замкнутого ключа и с управляпервый ограничивающий резистор, между ющим входом блока, узел соединения перинвертирующим входом операционного уси- вого ограничивающего резистора c MOHлителя и входом блока включены последо- g транзистором является BborolloM блока. вательно соединенные нормально замкну» Источники информации, тый ключ и второй ограничивающий резис- принятые во внимание при экспертизе тор, а между инвертирующим входом one- 1, Патент США № 3783399, "Изобрерационного усилителя и шиной нулевого тенин за рубежом вып. 28, 1974, № 1. потенциала - последовательно соединенные 1î 2. Авторское свидетельство СССР третий ограничивающий резистор и нормаль- ¹ 507872, М.кл 006 б 7/18, 1975 но разомкнутый ключ, управляющий вход (прототип) .

Vg

Фиг. гСоставитель А. Маслов

Редактор Т. Орловская Техред Э. Чужик Корректор Ю, М акаренко

Заказ 1739/39 Тираж 751 Подписное

UHHHIIH Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП Патент, г.Ужгород, ул.Проектная, 4