Стохастический преобразователь
Иллюстрации
Реферат
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ИТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
<ц732946 (61) Дополнительное к авт. саид-ву— (22) Заявлено 04.1077 (21) 2530477/28-24 с присоединением заявки еео(23) Приоритет—
Опубликовано 050580, Бюллетень М 17
Дата опубликования описания 10. 05 . 80 (51)М. Кл.
07.С 15/00
G 06 Р . 1/02
Государственный «омнтет
СССР во делам нзобретенлй н открытнй (53) УДК е 81. 325 (088. 8) (72) Автор изобретения
В. М. Тарасов (71) Заявитель
Казанский ордена Трудового Красного Знамени авиационный институт им. A. Н. Туполева (54) СТОХАСТИЧЕСКИЯ ПРЕОБРАЗОВАТЕЛЬ
Изобретение относится к вычислительной технике и может быть использовано при моделировании случайных процессов, а также в стохастических вычислительных машинах при вводе, преобразовании и выводе информации.
Известны стохастические преобразователи, преобразующие случайную последовательность Бернулли в цифровой код, матнматическое ожидание которого пропорционально заданной функции от вероятности появления единичного символа во входном случайном потоке.
Известен стохастический преобразователь, содержащий реверсивный счетчик, схему сравнения и генератор случайных чисел.(1) .
Однако он не позволяет реализовать заданные функциональные зави- 20 симости
Известен также преобразователь, содержащий набор логических схем к многоканальный генератор несовместных случайных коэффициентов (2).
Однако он не позволяет реализоаать произвольную непрерывную функциональную зависимость.
Наиболее близким техническим petaeнием к данному изобретению являетсяг 30 стохастический преобразователь, содержащий первый регистр сдвига, первый вход которого соединен с первым входом стохастического преобразователя, генератор тактовых импульсов, первую группу элементов И, первые входы которых подключены к разрядны ным выходам регистра сдвига соответственно, второй вход первого элемента И первой группы соединен с первым выходом генератора тактовых импульсов, второй вход каждого последующего элемента И первой группы соединен с выходом предыдущего элемента И этой же группы, реверсивный счетчик, выход которого подключен к первому выходу стохастического преобразователя, преобразователь код-вероятность, входы которого соединены с выходом реверсивного счетчика и с первым выходом генератора тактовых импульсов, а выход преобразователя код-вероятность соединен со вторьм выходом стохастического преобразователя (3).
Известный преобразователь, реализующий метод полиноминального представпения воспроизводимой функции, имеет низкую точность, большую сложность и ограниченные функциональные воэможности, что объясняется применением
732946 генератора несовместных случайных коэффициентов при реализации полинома и преобразователя код-вероятность для обеспечения следящего режима работы устройства. Известный преобразователь не позволяет, в частности, ре- ализовать произвольную дробно-рациональную функцию.
Цель изобретения — увеличение точности стохастического преобразователя типа вероятность-код, вероятность-вероятность, вероятностьчастота,. реализующего функции, входящие в класс непрерывных ограниченных Функций, а также произвольные дробно-рациональные Функции.
Поставленная цель достигается тем, что преобразователь дополнительно содержит первую группу элементов ЗАПРЕТ, преобразователь код-частота, второй регистр сдвига, переключатель, вторую группу элементов И, вторую 2О группу элементов ЗАПРЕТ, .первый и второй блоки памяти, первый, второй и третий сумматоры, первый и второй блоки контроля переполнения, первый вход первого элемента ЗАПРЕТ первой 25 группы соединен с первым выходом генератора тактовых импульсов, а первый вход каждого последующего элемента
ЗАПРЕТ первой группы подключен к ныходу соответствующего элемента И первой группы, второй вход каждого предыдущего элемента ЗАПРЕТ первой группы соединен с первым входом каждого последующего элемента ЗАПРЕТ этой же группы, входы преобразователя кодчастота соединены с ныходом реверсив- ного счетчика и с первым выходом генератора тактовых импульсов, первый вход второго регистра сдвига подключен к перному выходу переключателя, вход которого соединен со вторым вхо- 40 дом стохастического преобразователя, а второй выход переключателя соединен со вторым выходом стохастического преобразователя, вторые входы регистров сдвига объединены и подключены ко второму выходу генератора тактовых импульсов, первые входы элементов И второй группы соединены с разрядными выходами второго регистра сдвига соответственно, второй вход первого элемента И второй группы подключен к выходу преобразователя кодчастота, а второй вход каждого последующего элемента И второй группы соединен с выходом предыдущего элемента И этой же группы, первые входы первого и "второго элементов ЗАПРЕТ второй группы подключены соответственно к первому выходу генератора тактовых импульсов и к выходу преобразонателя код-частота, а первые Щ входы остальных элементов ЗАПРЕТ
I этой же группы соединены с выходами соответствующих элементов И второй группы, второй вход каждого предыду аего элемента ЗАПРЕТ второй группы подключен к перному входу каждого последующего элемента ЗАПРЕТ этой же группы, адресные входы первого и второго блоков памяти соединены соответ. стэенно =. выходами первой и второй групп элементов ЗАПРЕТ и с выходами последних элементов И первой и второй групп элементов И, разрядные входы первого и второго сумматоров подключены к разрядным выходам первого и второго блоков памяти соответственно, входы первого и второго блоков контроля переполнения соединены с выходами первого и второго сумматоров и со вторым и третьим выходами генератора тактовых импульсов соответственно, первые и вторые выходы блоков контроля переполнения подключены к установочным входам первого и второго сумматоров соответственно, входы третьего сумматора соединены с третьими и четнертыми выходами блоков контроля переполнения соответственно, выходы третьего сумматора соединены со входами реверсивного счетчика, выход преобразователя код-частота подключен к третьему выходу стохастического преобразонателя.
На фиг. 1 приведена блок-схема стохастического преобразователя; на
Фиг. 2 — схема блока контроля переполнения;. на Фиг. 3 — схема третьего сум.матора.
Стохастический преобразователь содержит первый регистр 1 сдвига, первую группу 2 элементов И, первую группу 3 элементов ЗАПРЕТ, первый блок 4 памяти, первый сумматор 5, первый блок 6 контроля переполнения, третий сумматор 7, реверсинный счетчик 8, преобразователь 9 код-вероятность, преобразователь 10 код-частота, второй регистр 11 сдвига, вторую группу
12 злементон И, вторую группу 13 элементов ЗАПРЕТ, второй блок 14 памяти, второй сумматор 15, второй блок 16 контроля переполнения, генератор 17 тактоных импульсов, первый У8 и второй 19 входы, первый 20, второй 21 и третий 22 выходы и переключатель 23.
Блок контроля переполнения содержит элементы И 24 и выходы 25 и 26.
Третий сумматор содержит элементы
И 27 и 28, элемент ИЛИ 29, элемент
НЕ 30, элемент ИЛИ 31 и 32, триггеры 33 и 34, формирователи 35 и 36, элементы ИЛИ 37 и 38, входы 39, 40, 41 и 42, выходы 43 и 44.
Вход регистра 1 сдвига соединен с перным входом 18 преобразователя, а разрядные выходы регистра 1 подключены к первым входам блока 2 элементов И, причем второй вход элемента 2 И соединен с первым выходом генератора 17 тактовых импульсов, а второй вход каждого последующего элемента И с выходом предыдущего элемента И группы 2. Первый вход элемента 3 ЗАПРЕТ подклю732946 чен к первому выходу генератора 17, а первый вход каждого последующего элемента ЗАПРЕТ группы 3 соединен с выходом соответствующего элемента И группы 2, а второй вход каждого предыдущего элемента группы 3 соединен с первым входом каждого последующего элемента ЗАПРЕТ группы 3. Адресные входы первого блока 4 памяти соединены с выходами элементов ЗАПРЕТ 3 и с выходом элемента 2п1 И, а разрядные выходы блока 4 подключены ко входам первого сумматора 5, установочные входы которого подключены к выходам первого блока 6 контроля переполнения. Выходы сумматора 5 соединены со входами блока 6, другие входы которого подключены к второму и третьему выходам генератора 17. Входы сумматора
7 соединены с выходами первого б и второго 16 блоков контроля переполнения, а выходы сумматора 7 подключены 26 ко входам реверсивного счетчика 8, выходы реверсивного счетчика 8 соединены с первым выходом 20 преобразователя и со входами преобразователя 9 код-вероятность и преобразователя 10 Z5 код-частота, а другие входы преобразователей 9 и 10 подключены к первому выходу генератора 17 тактовых импульсов . Вход второго регистра сдвига 11 соединен с одним из контактов переключателя 23, другие контакты которого подключены ко второму входу
19 преобразователя и к выходу пре-. образователя 9 код-вероятность, а разрядные выходы регистра 11 подключены к первым входам второй группы
12 элементов И. Второй вход элемента
12 И соединен с выходом преобразователя 10 код-частота, а второй вход каждого последующего элемента И второй группы 12 соединен с выходом пре- 40 дыдущего элемента И. Первые входы элементов 134 и 13 ЗАПРЕТ подключены к первому выходу генератора 17 тактовых импульсов и к выходу преобразователя 10 код-частота соответственно, 45 а первый вход каждого последующего элемента ЗАПРЕТ второй группы 13 соединен с выходом соответствующего элемента И второй группы 12, а второй вход каждого предыдущего элемента ЗАПРЕТ второй группы 13 соединен с первым входом каждого последующего элемента ЗАПРЕТ второй группы 13. Адресные входы второго блока памяти 14 соединены с выходами элементов ЗАПРЕТ второй группы и с выходом элемента
12к И, а разрядные выходы блока 14 подключены ко входам второго сумматора 15, установочные входы которого подключены к выходам второго блока
16 контроля переполнения. Выходы сум- Щ оратора 15 соединены со входами блока
16, другие входы которого подключены к второму и третьему выходам генератора 17. Вторые входы регистров 1 и
11 сдвига соединены со вторым выходом ф5 генератора 17 тактовых импульсов. Выходы преобразователей 9 и 10 подключены ко второму 21 и третьему 22 выходам со от ветс тве н но .
Преобразователь работает следующим обра з ом.
Пусть на первый вход 18 поступает случайная импульсная последовательность Бернулли, вероятность появления импульса в которой равна x (t).
Рассмотрим статистический режим работы преобразователя, в котором х (t) = х = const
Такт работы устройства задается генератором 17 тактовых импульсов.
Частота повторения импульсов на всех трех выходах, генератора 17 одинаковая, но тактовые последовательности сдвинуты друг относительно друга на треть периода повторения. Такт работы устройства распадается на три микротакта (по числу тактов серий) .
В течение первого микротакта .происходит сдвиг информации на один разряд вправо в регистрах 1 и 11, а также установка знаковых разрядов сумматоров 5 и 15 в исходное состояние.
Во втором микротакте по управляющим импульсам со второго выхода генератора 17 срабатывают блоки 2, 3, 12, 13, 9 и 10. Во втором микротакте также происходит чтение информации блоков памяти 4 и 14 и сложение считанных из памяти чисел с числами, находящимися в сумматорах 5 и 15 и, наконец. в третьем микротакте импульсы с выходов блоков б и 16 поступают на вход сумматора 7, а с выходов сумматора 7 на выходы реверсивного счетчика 8. В последующем такте названная вьме последовательность действий повторяется.
С помощью регистра сдвига 1 и группы 2 логических элементов И происходит возведение переменной х в 1-ую степень. Здесь i — порядковый номер элемента И группы. На второй вход регистра 1 сдвига поступают синхроимпульсы с первого выхода генератора
17 тактовых импульсов, которые задают такт сдвига регистра. На второй вход элемента 2 И поступают тактовые импульсы с первого выхода генератор
17, и, следовательно, импульсы на выходах элементов 2 могут появиться только в момент появления тактовых импульсов на первом выходе генератора 17. Импульсы с выходов элементов
2 и генератора 17, вероятность появпения которых равна х", поступают на первые входы элементов ЗАПРЕТ первой группы 3 элементов ЗАПРЕТ, на вторые (запрещающие) входы которых поступают случайные потоки вероятность появ
I (м пения импульсов в которых равна х
Поэтому на выходах группы элементов 3 ЗАПРЕТ формируются несовместны импульсные потоки, вероятность появления импульсов в которых равна
732946 х - х — х ", ie(o,m-l), m — количество элементов И в группе 2. Формула x - x — х " вытекает из формулы
I для математического ожидания последовательности на выходе логического элемента ЗАПРЕТ, если в последнюю подставить значения вероятностей появления импульсов на входах элемента
ЗАПРЕТ и значение взаимнокорреляционной функции входных случайных потоков.
Выходы элементов ЗАПРЕТ группы 3 и выход элемента 2 И соединены с адресными входами блока 4 памяти, в котором хранятся константы Ь; . Так выход элемента ЗЛ ЗАПРЕТ соединен с адресным входом ячейки, в которой хра- 15 нится константа 6, выход элемента
3 — со входом ячейки памяти, в которой хранится константа b, и т. д.
Наконец, выход элемента 2m И соединен с адресным входом ячейки памяти, в Щ которой хранится константа Ь . При появлении импульса на выходе элемента З,л (или 2 И) происходит чтение числа ь; из блока 4 памяти (с функциональной точки зрения блоки 1, 2, 3 25 выступают в роли своеобразного дешифратора адреса запоминающего устройства 4) . Но вероятность появления импульса на выходе элемента 3;, ЗАПРЕТ равна x; = х — х, а вероятность 30 появления импульса на выходе элемента 2 И равна х„, = х . Следовательно, число Ь; из блока 4 памяти будет считываться с вероятностью х, = x — x +", 1 (o, m-l), a чтение числа Ь„, будет происходить с вероятностью x = х Числа с выхода блока памяти 4 поступают на вход сумматора 5, где они складываются с содержимым сумматора 5, Отсюда математическое ожидание кода, поступающего на вход сумматора 5, равно
Е(х) =, > Ь,"х;, О
Пусть необходимо с помощью предлагаемого устройства реализовать функ-4g цию F(х), которая аппроксимируется с заданной точностью полиномом P (x) т
РО + Рл х + Р2х + . + Рщх степени
th
m. Здесь х — вероятность появления. импульса на первом входе 18., g()
При Ь =- Р;, учитывая, что х;= х х ", х „= х, получают
tA 1Т1
E.(õ)=ÜЬ"х = .ЕР х =р Я.
Таким образом, если Ь;= g ><, то математическое ожидание числового кода, поступающего на вход сумматора 5, равно значению реализуемого полинома
Р (х) . Коэффициенты Ь; можно для конкретного полинома Р„,(х) сосчитать за- Щ ранее и записать в блок 4 памяти в дополнительном коде.
Сумматор 5, блок б контроля переполнения, сумматор 7 и реверсивный
=четчик 8 выполняют функции усредняю- б щего устройства (устройства для вычисления оценки математического ожидания входного сигнала). Но математическое ожидание входного сигнала Е(х) равно значению заданного полинома Р (x), и, следовательно, на выходе усредняющего устройства будет образован цифровой код, математическое ожидание <оторого равно полиному P (х). Таким образом, на выходе реверсивного счетчика 8, в котором находятся старшие разряды выходного сигнала, образуется цифровой код, математическое ожидание которого равно заданной нелинейной зависимости Р,„(х) от вероятности х появления импульса на входе 18, т. е. реализуется нелинейное преобразование типа 1 вероятность-код 1.
Усредняющее устройство (блоки 5, б, 7, S) работает следующим образом.
Сумматор 5 представляет стандартный накапливающий сумматор, разрядность которого равна разрядности чисел
Ь;. Числа b; представлены модифицированным дополнительным кодом, т, е. кодом, в котором для представления знака числа используются два разряда.
При этом знак плюс обозначается двумя нулями (00), а знак минус — двумя единицами (11). Модифицированный код используется для получения признака переполнения. При алгебраическом сложении на переполнение разрядной сетки указывает несовпадение цифр в знаковых разрядах. Комбинации 01 в знаковых разрядах соответствует положительное число, а комбинации 10 — отрицательное число. При коэффициентах Ь; по модулю меньших единицы переполнение разрядной сетки сумматора 5 возникает тогда, когда модуль суммы больше единицы или равен ей, но меньше двух. усредняющее устройство состоит из блоков 5, 6, 7, и 8, причем в сумматоре 5 находятся младшие разряды результата преобразования, а в/блоках
7 и 8 — старшие разряды.
При переполнении разрядной сетки сумматора 5 (т. е . при возникновении переноса в старшие разряды), формируется сигнал переполнения (переноса), причем этот сигнал поступает на вход следующего, более старшего разряда усредняющего устройства, т. е. на вход одноразрядного комбинационнонакапливающего, сумматора 7.
Формирование сигнала переполнения разрядной сетки сумматора 5 осуществляется блоком б.
Блок б контроля переполнения состоит из шести логических элементов И.
Входы блока б связаны с прямым и инверсным выходами знаковых разрядов сумматора 5 (в сумматоре 5 два знаковых разряда), а также с вторым и третьим выходами генератора 17 тактовых импульсов. Так как на переполнение разрядной сетки указывает не732946
10 совпадение цифр в знаковых разрядах, то на первый вход элемента 24 И подается инверсный выход старшего знакя вого разряда, а,на второй вход — прямой выход младшего знакового разряда, т. е. комбинация цифр 01. Следовательно на выходе элемента 24 И сигнал появляется только тогда, когда в сумматоре 5 возникает положительное переполнение (если сумма двух чисел больше или равна единице). На первый вход элемента 24> H подается инверсный выход младшего знакового разряда, а на второй вход — прямой выход старшего знакового разряда, т. е. комбинация цифр 10, поэтому на выходе элемента 24 И сигнал появляется только тогда, когда в сумматоре 5 возникает отрицательное переполнение.
Выход элемента 24 И соединен со входами элементов 244 И и 246 И, и .поэтому на выходах элементов 244 И и 20
24 И импульс появляется только тогда, когда в сумматоре 5 возникает положительное переполнение. Выход элемента 24> И соединен со входами элементов 24з И и 245 И и, следова- д тельно, на вйходах элементов 24з H u
24 И импульс появляется только тогда, когда в сумматоре 5 возникает отрицательное переполнение.
Выходы элементов 24в И и 24 И в g() дальнейшем подключаются ко входам сумматора 7 (на выходах. этих элементов импульс может появиться только в третьем микротакте, так как один из входов этих элементов соединен с третьим выходом генератора 17).
Выходы элементов 24> И и 244 И в дальнейшем подключаются к установочным входам знаковых разрядов сумматора 5 (импульс на выходах этих элементов может появиться в первом микротакте, т. е. один из входов этих элементов соединен с первым выходом генератора 17) .
Выход элемента 24З И соединен со входом установки в единичное состояние младшего знакового разряда (на выходе элемента 24З И импульс может появиться только при отрицательном переполнении разрядной сетки сумматора 5, т. е. в знаковых разрядах 5О сумматора 5 находится код 10), и, следовательно, по сигналу с выхода элемента 24 И произойдет установка знаковых разрядов в состояние ll
Выход элемента 244 И соединен со входом установки в нулевое состояние младшего знакового разряда, и, следовательно, по сигналу с выхода эле мента 244 И произойдет установка знаковых разрядов сумматора 5 в исходное состояние 00. 60
Таким образом осуществляется установка знаковых разрядов сумматора
5 в исходное состояние, что необходимо для правильной работы всего усредняющего устройства. б5
Итак, сумматор 5 осуществляет сложение поступающих на его вход чисел
Ь; в дополнительном моцифицированном коде (числа b; ) на вход сумматора 5 поступают с выхода запоминающего устройства 4), причем сигнал переноса в старший разряд, сформированный блоком б, поступает на входы одноразрядного комбинационно накапливающего сумматора 7, на другие входы которого поступает сигнал переноса из сумматора 15.
Сумматор 15 выполняет в предлагаемом устройстве те же функции, что и сумматор 5, а блок 16 эквивалентен блоку б.
Сумматор 7 работает следующим образом.
Первый 39 и второй 40 входы сумматора 7 соединены с первым 25 и вторым 26 выходами блока 6 формирования сигнала переполнения, третий 41 и четвертый 42 входы сумматора 7 соединены с первым и вторым выходами второго блока 16 контроля переполнения (на первых выходах блоков б или 16 контроля переполнения импульс появляется в третьем микротакте только в том случае, если в сумматорах 5 или 15 возникает отрицательное переполнение), На втором выходе блока б (или 16) импульс появляется при положительном переполнении разрядной сетки сумматора 5 (или 15).
Поскольку в сумматоре 5 (или 15) не может одновременно быть положительного и отрицательного переполнений, то, следовательно, импульс может появиться не более чем на одном из выходов блока 6 (или 16). Другими словами, на первом и втором выходах блока 6 (или 16) импульсы одновременно появиться не могут. С учетом последнего и построена схема одноразрядного комбинационно накапливающего сумматора 7. у сумматора 7 в каждый момент времени импульсы могут появиться не более чем на двух входах (один импульс может поступить с выходов блока 6, а второй — с выходов 16) . Четвертая группа двухвходовых логических элементов И 27 и предназначена для внявления всех возможных комбинаций появлений двух импульсов на входах блока
7. Так, на выходе элемента 27 И сигнал появляется только в том случае, если в сумматоре 5 возникает положительное переполнение (сигнал + 1), а в сумматоре 15 — отрицательное переполнение (сигнал — 1). Действительно, при положительном переполнении разрядной сетки сумматора 5 импульс появляется на втором выходе 26 блока 6, но выход 26 блока б соединен со вторым входом 40 блока 7, и, следовательно, импульс с выхода блока б поступает на первый вход элемента 27 И.
На второй вход элемента 27 И им льс поступает только в том случае, 732946
12 ческих элементов 28 И (запрет осущест30
4$
60 если в сумматоре 15 возникает отрицательный перенос, так как второй вход элемента 27 И соединен с первым выходом блока 16.
На выходе элемента 27 И сигнал появляется только в том случае, если в сумматоре 5 возникает отрицательное переполнение, а в сумматоре 15 положительное переполнение, т. е. на выходах элементов 271 И и 27 И им зульсы появляются только при разнополярности переполнения разрядных сеток сумматоров 5 и 15. Поскольку разнополярные переносы из младших разрядов при сложении дают в результате ноль, то импульсы с выходов элементов
27< и 27 И, проходя через элемент
29 ИЛИ и элемент 30 НЕ, запрещают прохождение входных сигналов на выходы блока 7 через пятую группу логивляется с помощью элемента 30 НЕ, на выходе которого будет нуленой потенциал при подаче на его вход единичного уровня) .
На выходе элемента 27> И сигнал появляется только в том случае, если в сумматорах 5 и 15 возникают отрицательные переполнения. Отрицательные переносы из младших разрядов при сложении дают н результате минус два, .что равносильно формированию отрицательного переноса в старший разряд, поэтому выход элемента 27 И через элемент 37 ИЛИ соединен с выходом отрицательного переноса сумматора 7.
На выходе элемента 244 И импульс появляется только в том случае, если н cóìMàòoðàõ 5 и 15 возникают положительные переполнения, поэтому выход элемента 274 И через элемент 38
ИЛИ соединен с выходом положительного.,переноса сумматора 7. Импульсы с выходов элементов 27 И и 274 через элементы 29 ИЛИ и 30 НЕ запрещают прохождение входных сигналов на выходы блока 7 через элементы 28 И.
Таким образом, с помощью комбинационных схем происходит формирование сигналов переноса в старший разряд (старшим разрядом для блока 7 является младший разряд счетчика 8).
Сигнал переноса должен формироваться не только при одновременном приходе двух положительных или отрицательных сигналов на входы блоха 7, но и при поступлении каждого нторого одиночного положительного или отрицательного сигнала. С этой целью одиночные сигналы, проходя через пятую группу логических элементов И 28 и соответствующий элемент ИЛИ (31 или 32), поступают на счетный вход триггеров, 33 или 34. На счетный вход триггера 33 проходят отрицательные входные сигналы, а на счетный вход триггера 34 — положительные сигналы (переносы из суьпчирующих устройств
2О
5 или 15) . Элементы И 28 пропускают на счетный вход триггера только одиночные сигналы (если на входы блока
7 поступают одновременно два импульса, то на выходе одного нз элементот
И 27 появляется импульс, который запрещает прохождение входных сигналов через элементы И 28). Таким образом, на вход триггеров могут пройти только одиночные сигналы, т. е. перено"ы только с одного из суммирующих устройств 5 или 15. Поскольку импульсы поступают на счетный вход триггерон 33 и 34„ то на выход этих триггеров сможет пройти только каждый второй импульс, что и требуется для логики работы блока 7. Далее импульсы с выходов триггеров через импульсные формирователи 35 или 36 и через элементы ИЛИ 37 или 38 поступают íà соответствующие выходы блока 7. На выход 43 поступают отрицательные переносы, а на второй выход 44 — положительные переносы в старший разряд. Эти переносы из сумматора 7 поступают на соответствующие входы реверсивного. счетчика 8, где происходит их сложение.
Формула изобретения
Стохастический преобразователь, содержащий перный регистр сдвига, первый вход которого соединен с первым входом стохастического преобразователя, генератор тактовых импульсов, первую группу элементов И, первые входы которых подключены к разрядным выходам регистра сдвига соответственно, второй вход первого элемента И первой группы соединен с первым выходом генератора тактовых импульсов, второй вход каждого последующего элемента И первой группы соединен с выходом предыдущего элемента И этой же группы, реверсивный счетчик,. выход которого подключен к пе1 вому выходу стохастического преобразователя, преобразователь код-вероятность, входы которого соединены с выходом реверсивного счетчика и с первым выходом генератора тактовых импульсов, а выход преобразователя код-вероятность соединен со вторым выходом стохастического преобразователя, о т л и ч а ю шийся тем, что, с целью увеличения точности стохастического преобразователя он дополнительно содержит первую группу элементов ЗАПРЕТ, преобразователь. код-частота, второй регистр сдвига, переключатель, вторую группу элементов И, вторую группу элементов ЗАПРЕТ, первый и второй блоки памяти, первый, второй и третий сумматоры, первый и второй блоки контроля переполнения первый вход первого элемента ЗАПРЕТ первой группы соединен с первым выходом генератора тактовых импульсов, а первый
732946
ЗО
35 вход каждого последующего элемента
ЗАПРЕТ первой группы подключен к выходу соответствующего элемента И первой группы, второй вход каждого предыдущего элемента ЗАПРЕТ первой группы соедичен с первым входом каждого последующего элемента ЗАПРЕТ этой же группы, входы преобразователя код-частота соединены с выходом реверсивного счетчика и первым выходом генератора тактовых импульсов, первый вход второго регистра сдвига подключен к первому выходу переключателя, вход которого соединен со вторым входом стохастического преобразователя, а второй выход переключателя соединен со вторым выходом стохастического преобразователя, вторые входы регистров сдвига объединены и подключены ко второму выходу генератора тактовых импульсов, первые входы элементов И второй группы соединены с разрядными выходами второго регистра сдвига соответственно, второй вход первого элемента И второй группы ".îäключен к выходу преобразователя кодчастота, а второй вход каждого последующего элемента И второй группы соединен с выходом предыдущего элемента
И этой же группы, первые входы первого и второго элементов ЗАПРЕТ второй группы подключены соответственно к первому выходу генератора тактовых импульсов и к выходу преобразователя код-частота, а первые входы остальных элементов ЗАПРЕТ этой же группы соединены с выходами соответствующих элементов И второй группы, второй вход каждого предыдущего элемента 3АПРЕТ второй группы подключен к первому входу каждого последующего элемента ЗАПРЕТ этой же группы, адреснь входы первого и второго блоков памяти, соединены соответственно с выходами первой и второй групп элементов
ЗАПРЕТ и „ "выходами последних элементов И первой и второй групп элементов И,- разрядные входы первого и второго сумматоров подключены к разрядным выходам первого и второго блоков памяти соответственно, входы первого я второго блоков контроля переполнения соединены с выходами первого и второго 15 сумматоров и со вторым и третьим выходами генератора тактовых импульсов соответственно, первые и вторые выходы блоков контроля переполнения подключены к установочныт1 входам первого и второго сумматоров соответственно, входы третьего сумматора соединены с третьим и четвертыми выходами блоков контроля переполнения
20 соответственно, выходы третьего сумматора соединены со входами реверсивного счетчика, выход преобразователя код-частота подключен к третьему выходу стохастического преобразователя.
25 Источники информации, принятые во внимание при экспертизе
1. Гейнс Б. Стокастические вычислительные машины. Электроника, 1967, 9 14.
2. Добрис Г. В., Яковлев В. Б. О синтезе стохастических преобразователей, включающих замкнутые нелинейные системы. Известия AH СССР Техническая кибернетика, 1976.
3. Яковлев В. В., Федоров Р. Ф.
Стохастические вычислительные машины.
Л., Машиностроение, 1974, с. 155 (прототип).
732946
Подписное
Тираж 641
Заказ 1557/12
0НИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д, 4/5
Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
Составитель А. Карасов
Редактор Л. Веселовская Техреду.Кастелевич Корректор M. Вигула