Двухотсчетный преобразователь угла поворота вала в код

Двухотсчетный преобразователь угла поворота вала в код

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (и>732955 (61) Дополнительное к авт, свид-ву (22) Заявлено 02,1177 (21) 2539004/18-24 с присоединением заявки Мо (23) Приоритет

Опубликовано 050580 Бюллетень М9 17

Дата опубликования описания 050580 (51) М. Кл.2

G 08 С 9/04

Госуаарствейный комитет

СССР по пелам изобретений и открытий (53) ПЖ б81.325 (088 .8) (72) Авторы изобретения

A.Ñ. Буданов, A.A. Гаврилов, B.Ï. Максимов и М.К. Шумская (71) Заявитель (54 ) ДВУХОТСЧЕТНЫЙ ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА

ВАЛА В КОД

Изобретение относится к автоматике и цифровой измерительной технике и может быть использовано в автоматических измерительных комплексах для преобразования угловых координат в цифровой код и в автономных измерительных приборах с цифровым отсчетом.

Известны преобразователи угла поворота вала, содержащие фаэовращатели, выходы которых через фазосдвигаюшее устройство подключены к входам блоков сравнения, выходы которых подключены к одним входам блока преобразования временных интервалов в код, к другому входу которого подключен выход генератора импульсов, соединенного делителем частоты, выходы разрядов которого соединены с одними входами логического блока согласования, другие входы которого соединены с входами разрядов счетчика, блока преобразования временных интервалов в код (1).

Недостатком данных преобразователей является их невысокая разрешающая способность, вызванная ограниченным количеством разрядов счетчика блока преобразования временных интервалов в код ввиду недостаточного быстродействия счетчика при большом числе его разрядов.

Наиболее близким к предлагаемому является преобразователь, содержащий соединенные между собой фазовращатели грубого и точного отсче1Q тов, выход фаэоврашателя грубого отсчета через формирователь подключен к одному входу синхронизатора, к другому входу которого подключен генератор импульсов, выход =инхрониэатора соединен с одним иэ входов блока формирования кода грубого отсчета, выход которого подключен к одному входу блока согласования отсчетов, к другому входу которого

20 подключен выход реверсивного счетчика, выход старших разрядов которого соединен с одним из входов блока ввода кода, к другому входу которого подключен выход первого

25 делителя частоты, соединенного с другим входом блока формирования кода грубого отсчета, один вход второго делителя частоты соединен с выходом блока ввода кода, другие входы делителей частоты соединены

132955

25 блока преобразования кода в фазовый .сдвиг двух напряжений, другие выходы которого подключены к одним вхо- 40

55

1 бО с выходами генератора импульсон, выходы делителей частоты соединены со входами соответствующих дешифраторов, выходы одного из дешифраторов через формирователь напряжения питания соединены со входами питания фазовращателей, а выходы другого дешифратора соединены со входами блока формирования опорного напряжения, другой вход которого соединен с выходом младших разрядов реверсивного счетчика, вход которого соединен с выходом блока управления, выход фаэовращателя точного отсчета соединен с одним из нходов фазового детектора, к другому входу которого подключен выход блока формирования опорного напряжения, выход фазового детектора соединен со входом блока управления (2).

Недостатком данного преобразователя является его невысокая точность, вызванная нескомпенсированной погрешностью параметров синусного и косинусного каналов преобразонания, Бель изобретения — повышение точности преобразования.

Это достигается тем, что в него, введены блоки сравнени я, фаэ осдвигающее устройство, сумматор, иэбирательный усилитель, синхронные детекторы и блок преобразования кода в фазовый сдвиг двух напряжений, входы которого соответственно соединены с выходами второго делителя частоты, младших разрядов реверсивного счетчика и одного из синхронных детекторов, входы синхронизации которых соединены с выходами дам блока сравнения, другие входы которых соединены с выходами фазовращателя точного отсчета, выход одного иэ блоков сравнения подключен к одному из входов сумматора, к другому входу которого через фаэосдвигающее устройство подключен выход другого блока сравнения, выход сумматора через избирательный усилитель подключен к сигнальным входам синхронных детекторов, выход другого синхронного детектора соединен co входом блока управления, На чертеже представлена функциональная схема предлагаемого преоб.разователя.

Схема преобразователя содержит соединенные между собой фазовращатели Грубого 1 и точного 2 отсчетов, выполненные, например, в виде

СКВТ. Выход фазовращателя 1 грубого отсчета через формирователь 3 соединен с одним входом синхронизатора 4, к другому входу которого подключен генератор 5 импульсов,вы5!

15

2О полненннй на основе кварцевого гене. ратора. Выход синхронизатора 4 соединен с одним из входов блока 6 формирования кода грубого отсчета, содержащего, н апри мер, блок 7 считывания кода и блок 8 памяти. Выход блока 6 формирования кода грубого отсчета подключен к одному входу блока 9 согласования отсчетов, к другому входу которого подключен выход реверсивного счетчика 10,выход старших разрядов которого соединен с одним из входов блока 11 ввода кода, к другому входу которого подключен ныхоц первого делителя 12 частоты, соединенного с дру— гим входом блока 6 формирования кода грубого отсчета и входом дешифратора 13, выходы которого через формирователь 14 напряжения питания соединен с входами питания фаэовращателей 1 и 2. Формирователь 14 напряжений питания включает формирователи 15 синусоидальных сигналов и усилители 16. Один вход второго делителя 17 частоты соединен с выходом блока 11 внода кода, другие входы делителей 12 и 17 частоты соединены с выходом генератора 5 импульсов. Выход второго делителя 17 частоты соединен с одним из входов блока 18 преобразования кода в фаэоный сдвиг, который включает дешифратор 19, формирователи 20 синусоидальных сигналов, блоки 21 преобразования кода в напряжение, сумматоры 22 и управляемый делитель

23 напряжения. Выход младших разрядов реверсивного счетчи ка 10 соединен со входами @локон 2 1 преобразования кода в напряжение, выходы блока 18 преобразования кода в фазовый сдвиг соединены с одними входами блоков 24 и 25 сравнения, дру— гие входы которых соединены с выходами фаэовращателя 2 точного отсчета, выход блока 24 сравнения подключен к одному входу сумматора 26, к другому входу которого через фаэовращающее устройство 27 подключен выход другого блока 25 сравнения, выход сумматора 26 через избирательный усилитель 28 подключен к сигнальным входам синхронных детекторов 29 и 30, выход одного иэ синхронных детекторов 29 соединен с управляющим входом управляемого делителя 23 напряжения, являющегося одним из входов блока 18 преобразования кода в фазовый сдвиг двух напряжений. К входам синхронизации синхронных детекторов 29 и 30 подключены выходы дешифратора 19 блока 18 преобразования кода в фазовый сдвиг двух напряжений. Выход синхронного детектора 30 соединен cQ входом блока 31 управления, соединенного со входом реверсивного счетчика 10. Блок 3) управления н .люча73?955!

15

25

40

55 бО ег, например, блок 32 преобразования напряжения в частоту и блок ЗЗ пороговых устройств и блок 34 управления счетчиком.

Предлагаемый двухотсчетный преобразонатель работает следующим образом.

Стабильные по частоте импульсы подаются с rенератора 5 импульсов на входы делителей 12 и 17 частоты, выходные импульсы которых преобразуются дешифратором 13 в напряжение, иэ которых формируется питающее напряжение формирователями 14 фаэовращателей 1 и 2.

Схема питания фазовращателей 1 и 2 предназначена для формирования и усилилени я .синусоидальных напряжений, сдвинутых по фазе между собой на 90 с точностью + +30 с. Форми оов ани е си нусоидаль ных сигналов питани я фаэовращателей 1 и 2 выполнено так, что позволяет исключить применение избирательных цепей,что в свою очередь обеспечивает высокую (не более + 20 с) температурную стабильность фазового сдвига. Принцип формировани я синусоидальных сигналов основан на аппроксимации синусоиды вписанной ломанной. При разбиении периода формируемого питания на 16 участков в спектре сигнала присутствуют 15 и 17, 31 и 33 и т.д. гармоники с относительными амплитудами 0,44% и 0,34% и т.д.

Формирователи 14, 15 синусоидальных сигналов состоят н свою очередь из 8 источников тока, заряжающих и разряжающих конденсатор, и ключей, коммутирующих токи ис;очников по определенному закону от дешифратора 13. Источники тока усиливают по мощности сформированные напряжения и одновременно компенсируют постоянную составляющую, возникающую при формировании синусоидального напряжения данным методом иэ-эа нера— ненства токов заряда и разряда конденсатора, в результате чего с течением времени происходит накопление заряда на конденсаторе.

Для компенсации постоянной составляющей она отделяется, инвертируется и подается по цепи обратной связи на конденсатор, Источники тока введены в преобразователь для устранения влияния изменения активных сопротивлений обмоток и магнитных свойств магнитопронода CKBT. Как видно иэ блок-схемы источники стабилизуют ток в обмотках фазонращателя 2 точного отсчета CKBT. В канале грубого отсчета питание CKBT осуществляется от источников напряжения. Блок 18 преобразования кода в фазовый сдвиг днух напряжений преобразует число, записанное в реверсивном счегчике 10, в фазовый сдвиг по двум каналам.

Первый канал формирует большие фазоные сдвиги на основе информации от старших раэрядон реверсивного счетчика 10, Он использует принцип преобразования временной задержки в пропорциональный фазовый сдвиг. Если все триггеры, целителя

17 частоты установлены в состояние 0, вЂ,о при подаче импульсов от генератора 5 импульсов дешифратором 19 и формирователями 20 синусоидальных сигналов будут генерироваться напряжения с фазам. 0 и 90

Если за исходный момент выбрать момент, когда в младшем разряде делителя 17 частоты будет записана 1, то фаза формируемых сигналов сместится на угол, пропорциональный весу единице младшего разряда, т.е. для 8-разрядного делителя это составит 1 24 22,5"

Это дискретное-.ь изменения фазы компе н си рующи х сиги а лов з а сче т первого канала, В преобразователе зто протекает следующим образом.

Один раэ за период формируемых сигналов по команде от делителя 17 частоты через блок 11 ввода кода число из старших разрядов реверсивного счетчика 10 записываетСя в делитель 17 частоты. Дешифратором 19 и формирователеM 20 число трансформируется н фазовый сдвиг форми— руемых сигналов относительно питающих напряжений, формируемых формирователем 14 питающих напряжений.

Дешифратор 19 в отличие от дешифратора 13 формирует еще дна опорных прямоугольных напряжения, фаза которых изменяется аналогично компенсирующим напряжениям, В предлагаемом компенсационном преобразователе дальнейшее уменьшение дискретности достигается введением нторого канала, использующего принцип изменения фазы результируюшегo напряжения, получаемого при суммировании двух, находящихся н квадратуре, сиг— налон, один из которых модулируется по амплитуде. Для этого части напряжений от формирователей 20 синусоидалъного сигнала модулируются кодом младших разрядон реверсивного счетчика 10 в блоках 21 преобразования напряжений в код. В сумматорах 22 осуществляется суммирование напряжений с соотнетствующи— ми частями от блоков 21 преобразования кода в напряжение, Реэульти— рующая дискретность изменения фазового сдвига компенсирующих напряжений определяется разрядностью все— го реверсивного счетчика 10. Первое компенсирующее напряжение от сумматора 22 через управляемый делитель 23 поступает на один блок 24 сравнения, а второе компенcHруюшее напряжение поступает прямо на дру— гой блок 25 сраннения, управляемый

732955

15 делитель 23 изменяет амплитуду nepsoro компенсирующего напряжения по сигналу от синхронного детектора

29 . После блоков 25 и 26 сравнения напряжения рассогласования фаэируются, для чего сигнал с блока 25 сравнения поворачивается по фазе на 90 фазовращающим устройством

27 и суммируется с сигналом с блока 24 сравнения в сумматоре 26.Иэ— бирательным усилителем 28 выделяется первая гармоника частоты питания, а синхронные детекторы 30 и 29 выделяют две cG ответствующие: первую - пропорциональную разности фаз между сигналами с СКВТ 2 и компенсирующими, вторую - пропорциональную разности амплитуд сравниваемых напряжений, Вторая составляющая подается на управляемый делитель 23 напряжения и изменяет амплитуду одного из компенсирующих напряжений, тем саьым устраняется влияние нераненства амплитуд сравниваемых напряжений на точность преобразования. Управляемый делитель 23 можно ставить в цепь любого компенсирующего напряжения один и дна в обе цепи, результат получается тот же, Напряжение, пропорциональное разности фаз сравниваемых напряжений, поступает на блок 32 преобразования напряжения в частоту и блок 33 пороговых устройств. Блок 32 преобразования напряжения в частоту формирует частоту заполняющих импульсов, а блок

33 пороговых устройств совместно с блоком 34 управления реверсивным счетчиком определяют режим работы реверсивного счетчика 10, т.е. суммирование или вычитание импульсов от блока 32 преобразования напряжения в частоту или остановку счета, если напряжение синхродетектора 30 меньше пороговых уровней, В канале грубого отсчета код формируется с использованием метода стробирующей метки. Фазы питающих напряжений жестко связаны с числом в делителе 12 частоты. Из напряжения с CI

ЗО

60 погрешностей изготовления СКВТ, а также неравенство амплитуд питающих напряжений и неортогональность их . Использование источников тока для питания обмоток точного отсчета и системы автоподстройки ампли— туд сравниваемых обеспечивает требуемую стабильность преобразования.

При испытаниях с серийными фаэовращателями с редукцией 32 и 64 точность преобразования составляет

= 5 угл ° с в диапазоне температур

-40 + 60 С, Формула изобретения

Днухотсчетный преобразователь угла поворота вала в код, содержащий соединенные между собой фазовращатели грубого и точного отсчеTQB, ныход фазовращателя грубого отсчета через формирователь подключен к одному входу синхронизатора, к другому входу которого подключен генератор импульсов, выход синхронизатора соединен с одним из входов блока формирования кода грубого отсчета, выход которого подключен к одному входу блока согласования отсчетов, к другому входу которого подключен выход реверсивного счетчика, выход старших разрядов которого соединен с одним иэ входов блока ввода кода, к другому входу которого подключен выход первого делителя частоты, соединенного с другим входом блока формирования кода грубого охсчета и с входом дешифратора, выходы которого через формирователь напряжений питания соединены с входами питания фазовращателей, входы реверсивного счетчика соединены с выходами блока упранления, один вход второго делителя частоты соединен с выходом блока ввода кода, другие нходы делителей частоты соединены с выходом генератора импульсов, о т л и ч а ю шийся тем, что, с целью повышени я точности преобразователя, в него введены блоки сравнения, фаэовращающее устройст— во, сумматор, избирательный усили— тель, синхронные детекторы и блок преобразования кода в фазовый сдвиг двух напряжений, входы которого соответственно соединены с выходами второго делителя частоты, младших разрядов реверсивного счетчика и одного из синхронных детекторов, входы синхронизации которых соединены с выходами блока преобразования кода в фаэоный сдвиг двух напряжений, другие выходы которого подключены к одним входам блоков сравнения, другие входы которых соединены с выходами фазовращателя

732955

Источники информации, прин ятые во внимание при э кспертизе точного от счета, выход одного из блоков сравнения подключен к одному из входов сумматора, к другому входу которого через фазосдвигающее устройство подключен выход другого блока сравнения, выход сумматора через избирательный усилитель подключен к сигнальным входам синхронных детекторов, выход другого синхронного детектора соединен со входом блока управления.

1. Зверев А.Е. и др. Преобразователи угловых перемещений в цифровой код. 1974, с. 134-136.

2, Авторское свидетельство СССР

У 526932, кл. С. 08 С 9/ОО, опублик

1976 (прототип), Составитель В. Кравченко

Редактор 0 . Колесникова Техред Ж.Кастелевич . Корректор А. Гриценко

Заказ 155 8/12 Тираж 682 П одпи сн ое

11НИИПИ Государственного комитета СССР по дел ам и зо бретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4