Сумматор по модулю три

Сумматор по модулю три

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К ЛВтОРСКОМ СВИДИтЕЛЬСта

Союз Советски к

Социапистнческик

Респубпик (> i) 734684 (6l ) Дополнительное к авт. свил-ву (22) Заявлено 18. 11.77(21) 2544170/18-24 (51)М. Кл.

Q 06 F 7/50 с присоелинением заявки Ж

Гооударстванный комитет

СССР (23) Приоритет

llo лолам изобретений и открытий (53) ЯК 681.325. (088. 8) Опубликовано 15,05,80. Бюллетень ¹ 18

Дата опубликования описании 20,05,80 (72) Авторы изобретения

Ф, Ф. Мингалеев и Н, Т. Пластун (71) Заявитель (54) СУММАТОР ПО МОДУЛЮ ТРИ

Изобретение относится к вычислительной технике и может быть использовано при проектировании аппаратуры для автоматического контроля цифровых вычислительных устройств.

Известны сумматоры по модулю три, выполненные на ферроидных логических элементах (Д. Эти сумматоры имеют большое количество оборудования и невь сокую надежность.

1О

Известны сумматоры по модулю три, выполненные на троичных логических элементах 2). Эти сумматоры также имеют большое количество оборудования, (содержат шесть логических элементов).

Наиболее близким техническим решением к предложенному является сумматор но модулю три, содержаший троичные логические элементы, шина первого слагаемого соединена с первым входом «p- > вого троичного логического элемента, ко второму входу которого подключена шина второго слагаемого. Выход первого троичного логического элемента соединен с первыми входами второго и третьего троичных логических элементов, выходы ксторь.х подключены соответственно к

«первому и второму входам четвертого троичного логического элемента, выход которого подключен к выходной шине сумматора $3j, Известный сумматор имеет сложную схему, поскольку он выполнен на пяти логических элементах.

Цепь изобретения — экономия оборудс вання.

Указанная цель достигается тем, что шина второго слагаемого соединена с третьим входом первого троичного логического элемента и вторым входом третьего троичного логического элемен- . та. Шича первого слагаемого подключена к четвертому входу первого троичного логического элемента, третьему входу третьего троичного логического элемента и второму входу второго троичного, логического элемента, третий вход кото рого подключен к шине второго слагае4684 4

55

3 73 мого1а четвертый axon — к выходу первого троичного логического элемента и четвертому входу третьего троичного логического элемента. Выход третьего логического элемента соединен с третьим входом четвертого троичного логического элемента, четвертый вход которого подкпючен к выходу второго троичного логического элемента.

Сумматор по модулю три собран на четырех троичных логических элементах, каждый из которых выполняет троичные операции, описываемые абл. 1. Указанные операции образуют функционально полную систему логических функций и могут быть реализованы с помощью троичных элементов.

На фиг. 1 изображена схема формирования остатка четырехзначного числа, на фиг. 2 дана временная диаграмма работы сумматора.

Четырехразрядное число находится в разрядах 1-4 регистра, Троичные логически е зпементы 5 и 6 определяют остаток по модулю три четвертичных цифр, расположенных в двух соседних разрядах.

Сумматор по модулю три (совокупность троичных логических элементов

7-10) определяет остаток по модулю три от суммы цифр, поступающих на входы элементов 5 и 6 из разрядов 1-4 регистра. Выходы разрядов регистра соединены с входами троичных логических элементов 5 и 6. Выход элемента 5 (шина первого слагаемого Х ) соединен с первым и четвертым входами первого

:элемента 7, со вторым входом второго элемента 8 и с третьим входом третьего элемента 9 сумматора. Выход элемейта 6 (шина второго caaraeMoro Х ) соединен со вторым и третьим входами первого элемента 7, с третьим входом второго элемента 8, и. вторым входом с, .третьего элемента 9 сумматора. Выход ппервого троичного логического элемента 7 соединен с первыми и четвертыми входами второго и третьего логических элементов 8 и 9 сумматора. Выход второго логического элемента 8 соединен с первым и четвертым входами четвертого элемента 10, а выход третьего,,логического элемента 9— со вторым и третьим входами элемента 10 сумматора. На выходе четвертого троичного логического элемента

10 сумматора формируется остаток по модулю три "В (3)

Система тактового питания сумматора - трехфазная, при этом каждый следующий разряд слагаемого поступает на вход сумматора через три фазы (один. такт) передачи информации по элементам схемы (фиг. 2).

Тактовым импульсовм первой фазы считывается информация с троичного логического элемента 7, импульсом второй фазы — с разрядов 1-4 регистра и троичных логических элементов

1п 8, 9, а импульсом третьей фазы — с троичных логических элементов 5,6 и

10.

Рассмотрим работу сумматора по модулю три на примерах определения остат15 ков восьми чисел, представленных в табл. 2, "1" в двоичной системе счисления представляется положительным сигналом в разряде, а "0" — отсутствием сигнала в разряде. Числа на разрядах

И регистра меняются в каждом такте последовательно в соответствии с табл. 2 (фиг. 1,2).

Пример 1 (число 0001), Тактовым импульсом второй фазы пер25 вого такта считывается информации с первого разряда регистра и, согласно логике

С работы элемента, записанной в табл. 1, положительный сигнал с первого разряда регистра 1 передается на первый вход

О элемента 5 импульсом третьей фазы. Положительный сигнал с элемента 5 передается на первый вход элемента 7 и третий вход элемента 9.

Импульсом первой фазы второго такта положительный сигнал с элемента 7 передается на первый вход элементов 8 и 9, импульсом второй фазы положительный сигнал с элемента 8 передается на первый вход элемента 10; импульсом

40 третьеи фазы положительный сигнал с элемента 10 выходит из сумматора, образуя остаток по модулю три R (3)= "+I", соответствующий коду 0 1".

Пример 2 (число 0010).

Тактовым импульсом второй фазы второго такта считывается информация со второго разряда регистра, положительный ,сигнал передается на второй вход элемента 5, импульсом третьей фазы отрицательный сигнал с элемента 5 передается на четвертый вход элемента 7 и второй вход элемента 9, Импульсом первой фазы третьего такта положительный сигнал с элемента 7 передается на первый аход элементов 8 и 9 „импульсом второй фазы положительный сигнал с элемента 9 передается на третий вход элемента 10; импульсом

7344384 .Таблица 1

0 0

+1 0

0 0

+1 0

0 0

+1

0

0

+1 +1

+1

0

+1 третьей фазы отрицательный. сигнал с элемента 10 выходит из сумматора, / образуя остаток по модулю три)((3)= -1 > соответствуюший коду "10".

Пример 3 (число 0100). 5

Тактовым импульсом второй фазы третьего такта считывается информация с третьего разряда регистра, положительный сигнал передается на первый вход элемента 6; импульсом третьей фазы положительный сигнал с элемента 6 пере дается на второй вход элементов 7 и 9.

0 +1

+1 +1

«+1 0

+1 O

0 «+1

Импульсом первой фазы четвертого такта отрицательный сигнал с элемента

7 передается на четвертый вход элеме ьтов 8 и 9, импульсом второй фазы положительный сигнал с элемента 8 передаегся на первый вход элемента 10, импульсом третьей фазы положительный сигнал с элемента 10 выходит из сумматора, образуя остаток по модулю три Я (3)=

"+1, соответствуюший коду 01, Аналогично, в соответствии со схемой (фиг.. 1)и временной диаграммой (фиг. 2) происходит выполнение последуюших примеров, приведенных в табл. 2, 734684

Таблица2

1 0 +1

0 0 -1

0 +1 0

+1 Ь "01"

-1 6" "10

+16 "01"

0 -1

0 -1 Л 10"

1 -1 . +1 Od "11"

+1Д "01"

-1 Ь" 10"

0 Д/11"

Формула изобретения

Сумматор по модулю три, содержаший троичные логические элементы, шина первого слагаемого соединена с первым входом первого троичного логического элемента, ко второму. входу которого подкпючена шина второго слагаемого, выход первого троичного логического элемента соединен с первыми входами второго и третьего троичных логических элементов, выходы которых подключены соответственно к первому и второму входам четвертого троичного логического элемента, выход котс,зого подключен к выходной шине сумматора, о т л ич аюшийс ятем, что, сцельюэкономии оборудования, шина второго слагаемого соединена с третьим входом первого троичного логического элемента и вторым входом третьего троичного логического элемента шина первого слагаемого подключена к четвертому входу первого троичного логического элемента, 0 0 0

0 0 1

0 1 0

1 0 0

1 0 0

1 0 1

0 1 О

0 l 1 третьему входу третьего троичнего логического элемента, и второму входу второго троичного логического элемента, третий вход которого подключен к шине

30 второго слагаемого и четвертый вход— к выходу первого троичного логического .элемента и четвертому входу третьего троичного логического элемента, выход которого соединен с третьим входом четвертого троичного логического элемента, четвертый вход которого подключен к выходу второго троичного логического элемента.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N9 441564,кл. 6 06 Г 7/50, 1974.

2, Кузнецов В. Ф. и др, Ферритовые

Ю r логические элементы. М., Энергия, 1

1975., с, 54-66, рис. 3-15.

3. Авторское свидетельство СССР по э-ке hh 2410185/18-24, кл. 6 06 Г 7/50, 1976, (прототип).

* «Ф %

П иипупьсы орврозиога

РаЮ /жиа путДНиА

Л?i7Уд> „ j

Зла д -1 — cvumsidauue

Уапц!1ание „+1

-т М 15ййое Ьг.z

ЦНИИПИ, Заказ 2090/52 Тираж 751 Подписное

Фклйал ППП Патент", г. Ужгород, ул. Проектная, 4