Устройство для моделирования электронных схем

Устройство для моделирования электронных схем

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ci 06 F 15/20

Гасударственный комитет

Опубликовано 15.05.80. Бюллетень ¹ 18

Дата опубликования описания 25.05.80 (53) УДК 681.325 (088.8) по делам изобретений и открытий

Г. А. Велигурский, A. И. Гуринович, Н. М. Гуринович и Г. Г. Маньшин (72) Авторы изобретения

Институт проблем надежности и долговечности машин

АН Белорусской ССР (71) Заявитель (54) УСТРОИСТВО ДЛЯ М

ОДЕЛИРОВАНИЯ

ЭЛЕКТРОННЫХ СХЕМ

Изобретение относится к вычислительной технике и может быть использовано при исследовании надежности низкочастотных электронных схем на стадии их проектирования, опытной отработки и крупносерийного производства.

Известно устройство для моделирования электронных схем, содержащее датчик равномерно распределенных случайных чисел, выход которого через дешифратор соединен с первыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, выходы которых через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, а выход элемента И соединен с первыми входами счетчиков памяти, реверсивных счетчиков и входом элемента обратной связи, выход которого соединен со вторыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, третьи входы которых соединены с выходом коммутатора, вторыми входами счетчиков памяти и вторыми входами реверсивных счетчиков, третьи входы которых соединены с выходом блока управл ения, третьими входами счетчиков памяти, четвертыми в одами блоков задания начальных значений параметров и блоков задания текущих значений параметров, первым входом коммутатора и входом датчика равномерно распределенных случайных чисел, выходы реверсивных счетчиков соединены со входами соответствующих наборных полей, сумматоры, генераторы тактовых импульсов, выходы которых через соответствующие сумматоры соединены с четвертыми входами соответствующих реверсивных счетчиков, Bblxoды счетчиков памяти соединены со входами соответствующих сумматоров, исследуемую схему, входы которой соединены с выходами наборных полей, блок измерений, вход которого соединен с выходом исследуемой схемы 1.1. звестное устройство позволяет моделировать процессы изменения параметров электронных схем по появлению первого постепенного отказа или до какого-то заранее заданного фиксированного момента времени.

То-есть, с помощью известного устройства можно исследовать надежность лишь невосстанавливаемых схем. Однако электронные схемы в большинстве своем являются восста734700 навливаемыми. Поэтому исследование электронных схем лишь до первого отказа является недостаточным, так как не дает полной информации об их надежности. В связи с этим возникает задача создания устройства для моделирования процессов изменения параметров электронных схем с более широкими функциональными возможностями, позволяющего исследовать как невосстанавливаемые, так и восстанавливаемые электронные схемы.

Целью изобретения является расширение функциональных возможностей устройства за счет моделирования процесса восстановления.

Для достижения поставленной цели устройство содержит первый, второй, третий и четвертый регистры памяти, блок вычитания, блок сравнения, дополнительный блок управления, дополнительный коммутатср, первую и вторую группы блоков памяти, блок регистрации, вход которого соединен с выходами наборных полей, а выход блока регистрации соединен со входом первого регистра памяти, выход которого подключен к первому входу блока вычитания, второй вход которого соединен с выходом второго регистра памяти, а выход блока вычитания соединен с первыми входами третьего регистра памяти и блока сравнения, второй вход которого подключен к выходу третьего регистра памяти, а выход блока сравнения подключен к выходу третьего регистра памяти, а выход блока сравнения подключен ко входу дополнительного блока управления, выход которого соединен со вторым входом третьего регистра памяти, со входом дополнительного коммутатора и с первь.м входом четвертого регистра памяти, выход которого подключен ко второму входу коммутатора, а второй вход четвертого регистра памяти соединен с выходом дополнительного коммутатора и с четвертыми входами реверсивных счетчиков, пятый и шестой входы которых соединены с выходами первой и второй групп блоков памяти соответственно, первые входы которых объединены между собой и с третьими входами реверсивных счетчиков, вторые входы которых обьединены со вторыми входами второй группь:: блоков памяти.

Основные предпосылки, на которых основана работа предла гаемого устройства, заключаются в следующем. Исследуемая ñõåма состоит из и элементов, каждый из которых характеризуется определяющим параметром х„, i = 1,2,...,n. Выходной параметр схемы у функционально связан с параметрами элементов зависимостью у = f(x nx;,,,x ), Схема является исправной, если ее выходной параметр находится в пределах поля допуска

Ymi..

В процессе эксплуатации из-за износа и старения параметры элементов х (() изменяются случайным образом, вызывая изменения выходного параметра схемы Y(t). При достижении последним одной из границ поля допуска фиксируется отказ схемы.

Работоспособность схемы восстанавливается путем замены одного из комплектуюгцих элементов новым. В результате такой замены выходной параметр у возвращается в поле допуска. Однако качество восстановления схемы при замене различных комплектующих элементов не одинаково, поэтому цеелесообразно выбрать такой элемент, замена которого приведет к более качественному восстановлению (назовем такой элемент аварийным). Для выявления «аварийного» элемента необходима количественная оценка, которая позволила бы стравнивать качество восстановления при:à,ìåíå разных комплектующих элементов новыми. Такой оценкой является разность Y=Y;., Y где у„, — — номинальное значение выходного параметра исследуемой схемы (известное, например из технических условий); у. †значен выходного параметра

L схемы в момент отказа при возвращении параметра i-го элемента в начальное состояние.

В качестве «аварийного» элемента принимается такой элемент, замена которого дает возможность максимально приблизить выходной параметр схемы к его номинальному значению. То есть критерием для выбора

«аварийного» элемента является величина

AY;, = гп1п lY; Y,Ä /=- min,hY,/.

Рассмотрим восстановление схемы в момент первого отказа t,. .Если в н? чальный момент времени t = 0 параметры всех элементов имели значения х.„(0), i = 1,2,...,n, то к моменту отказа t = — t они изменились и приняли значения x;(t ). В результате наступил постепенный отказ схемы, то есть ее выходной параметр принял одно из значений (() (ппп и" и ) (t«) ) „„Для BbtHBAU ния «аварийного» элемента производится поочередная замена каждого комплектуюшего элемента новым и при этом измеряется значение выходного параметра. Для этого вначале первому элементу задают начальное значение параметра х (0), а параметры всех остальных элементов остаются в том состоянии х;((), i = 2,3,...,п, в каком они оказались в момент отказа. Измеряют значение выходногс параметра у> и вычисляют разность AY< =-— — Y< -- Y„ . Затем в начальное состояние хд(0) возвращают параметр второго элемента, а параметры всех остальных элементов, в том числе и первого, должны иметь значения x;(t-,), i $ 2. Снова измеряют значения выходного параметра у г и вычисляют разность 6у = у2,— — Yrern и т. д.

Сравнение всех разностей AY;, i = 1,2,,п, позволяет определить, какой из элементов

734700 схемы в данном случае является «аварийным». Затем выявленный «аварийный» элемент заменяется новым,и исследуемая схема работает до следующего отказа, при появлении которого снова производится восстановление работоспособности схемы и т. д.

Таким образом, получен поток отказов одного экземпляра исследуемой схемы.

Для расчета показателей надежности восстанавливаемой схемы необходимо аналогичным образом получить данные о потоках отказов множества экземпляров схемы. Эти данные можно получить, если непосредственно в действующем макете исследуемой схемы задать для всех п комплектующих элементов схемы случайные начальные значения параметров х„-(О) и случайные скорости их изменения; одновременно для всех комплектующих элементов воспроизвести реализации случайных процессов х„(t) в соответствии с сформированными начальными значениями и скоростями, измеряя при этом выходной параметр схемы y(t); при наступлении отказа выявить «аварийный» элемент и заменить его новым, то есть сформировать для этого элемента новое начальное значение параметра и скорость его изменения.

На чертеже представлена блок-схема устройства.

Устройство содержит датчик 1 равномерно распределенных случайных чисел дешифратор 2, блоки 3 — 3, задания начальных значений параметров (они формируют законы распределения начальных значений параметров элементов), блоки 4 — 4n задания текущих значений параметров (они формируют законы распределения скоростей изменения параметров элементов), элемент 5

ИЛИ, элемент 6 обратной связи, коммутатор

7, блок 8 управления, генератор 9, элемент

10 И, счетчики11 > — 11 памяти, сумматоры

12» — 12„генераторы 13 — 13> тактовых им- пульсов, реверсивные счетчики 14 > — 14, наборные поля 15 — 15„первую группу блоков 16< — 16> памяти, вторую группу блоков

17,— 1?„памяти, первый регистр 18 памяти. второй регистр 19 памяти, блок 20 вычитания, блок 21 сравнения, третий регистр 22 памяти, дополнительный блок 23 управления четвертый регистр 24 памяти, дополнительный коммутатор 25, имитатор 26 исследуемой электронной схемы, блок 27 измерений, генератор 28 тактовых импульсов. Блоки 26 и 27 образуют блок 29 регистрации.

Датчик 1 равномерно распределенных случайных чисел предназначен для выработки по командам из блока8 управления независимых случайных чисел, распределенных по равномерному закону. Числа с датчика 1 поступают на вход дешифратора 2, который устроен так, что обеспечивает возможность получения на его выходах сигналов с различными, заранее известными вероятностями появления. Блоки 3 — Зп задания начальных значений параметров и блоки ф q — 4n

15 то

15 зо

4S

SS задания текущих значений параметров предназначены для формирования требуемых законов распределения. При этом в блоках

3 — 3n с помощью коммутационных панелей формируются требуемые законы распределения начальных значений параметров элементов. В блоках 4 — 4n аналогичным образом формируются требуемые законы распределения скоростей изменения параметров элементов. Выходы блоков 3i — 3n и 4 — 4n подключены через элемент 5 ИЛИ к первому входу элемента 10 И, ко второму входу которого подключен генератор 9 регулярных импульсов. Такое соединение позволяет выработать 2п случайных последовательностей импульсов, используя только один датчик случайных чисел с дешифратором и только один элемент обратной связи. Элемент 6 обратной связи предназначен для преобразования значения вероятности в такое количество импульсов, которое равно числу, соответствующему этой вероятности в сформированном законе распределения. Выработанные случайные последовательности импульсов с выхода элемента 10 И поступают в счетчики 11 < — 11п памяти, реверсивные счетчики 14 < — 14,, в первую группу блоков 16,— 16„ памяти, и во вторую группу блоков 17 — 17„ памяти. Сумматоры 12» — 12л в совокупности с генераторами 13 â 13n образуют преобразователи число-частота. Каждый из них преобразует число, занесенное в счетчик 11 памяти, в последовательность импульсов, частота которых пропорциональна числу счетчика 11.

Реверсивные счетчики 14 — 14, совместно с наборными полями 15< — 15п выполняют функции исполнительного органа. Счетчики 14> — 14„выполнены реверсивными для того, чтобы иметь возможность воспроизводить реализации случайных процессов как с положительной, так и с отрицательной скоростью.

Выходы реверсивных счетчиков 14> — 14, соединены со входами соответствующих наборных полей 15 — 15, на которых набраны упорядоченные по моделируемому параметру ряды однотипных элементов. В данном случае ряды элементов представляют собой макеты реальных элементов, изменение параметров которых моделируется в исследуемой электронной схеме. При этом изменение параметра моделируется путем подключения к выходам наборного поля 15, а значит и в исследуемую схему 26, элементов с различным значением моделируемого параметра.

Блок 27 измерения предназначен для измерения выходного параметра схемы и перевода его в двоичный код, который заносится в регистр 18.

Регистр 18 предназначен для хранения двоичного числа, соответствующего номинальному значению выходного параметра.

Блок 21 сравнения предназначен для сравнения поступающей с блока 20 вычита734700 ппи )d-".<)t»! !1 .У{, и:i}>3 >Спин „6",, tr!ii, котоРОе

«ранится ь pc(èñòðå 22. Номер элемента, котох)о(

Блок 8 управления, блок 23 управления

H 0 Vl M ) T 2 T(r p k l 7 i 2 5 H Vt P Io T X!110 же с "130 3 3ли Ilblx НО (рупкциональному назначенH!î выходов. Для упрощсния чертежа Выходы каждого из них показаны одной линией. Блоки

8 и 23 по заранее заданной про"p3м,ie ргалиЗХIОТ ЦИКЛ л10ДЕ, (ИРОВЯН!»и(, 3 КОММУ. 3 ГОРЫ

7 и 25 по командам из блока уира.зления 19 включак)т в работу coîTBPTCTBókoøèc блоки к устройства.

Устройство работает следу!Ощим образом.

Перед началом моделирования в блоках

3» 3<» и 4» 4 >F «ст3 навли Бя ются сООТВСTcT»5 вующие законы распределения. В регистр

19 заносится номинальное значение выходного пара <(стра исследуемой схемы y k, в двоичном коде. На наборных полях 15» — 5<) устанавливаются упорядоченные ряд:-.I элементов. Командой из блока 8 устройство приводится В исходное состояние: коммутатор 7

IIeреБолится в нулевое !Положение. а счетчики ! !» — 11>, 14» — 14<о !3» -13ГЧ олоки памяти !

6» --16n, и 17»--17, сбрасываются в поль.

Г!о кома(! 1<. из блока 8 коммутатор 7 СТЯ Н (1 БЛ и ВЯ ЕТСЯ B ((e PF30P ПОгi 0)HP fi!IЕ, 2 Б датчике формируется случайное число, I(o торос через дешифратор 2 поступает на Вход блока 3». Для получения заданного значения с,(" ч(1 Й ной !»е 1 и чины !<рсоб0230 ВЯ нное

СЛV>!EIHIIOP ЧИСЛО С БЫ«ОЛа ОЛОКЯ .:, ПОСтх—

3 ) (<Яет через элсме(п 5 1»1, 1! Н(2 элем<)HT 10

1! и лает разрешение I а прохождение peryIH P f1 »! X H «1 (I> 1> СОВ С "< П(. r)2 !002 9 112 Э.re! IPI Т !

) Об ) EI I f!01! Связи. fill с" (е(ч пк I 1, I ОЛОки ii 3I!IkITii . 6 i и, 7 i. 1 p:! cc)B. 12;;с. . I! H Б блОке 3 3-.

< ll г((ял 3, <лготв(тств > к)ц(сГР < (()0 <«(г(!)Овя нно(!

Вероятности, и с(1.. ала, поступаю.;: его с

3.1 IPHTII 6, спи мае) ся разр(ыснис (12 2прохождеII!".с и(1!!ульсОБ <(срез Э.(емснт (, < 1 и !

РЕКР((ц(,((С! - и ПОСТ« IIЛС IHP . I «1 i!! . !»С<)Б Н2( с !(т (ик l-l » бло 0 1, >; (! 32 l;, T(>к l 3ю!м Обра 30!l, Б c Ic "ll!I . 4 1, бл()хи, 16 и 17 памяти запосится пс 10, соо BCTcòü< fcokåe

Бе!зо;г! Ности, сфо;) >;k! poB2!! i!0(1 б !Ok(c) >1 3». И упор(!до>!сино(! совокупности элемепто Б. ус I;IkIoB(leklfIbIx и 1:первом паоорном поле !5» !

Парам Ip эт<)го элем<чпа соотв(тствхс сфор«кирова(гному В блоке 3» начальному значению параметра псрвolо Зле«(сит(1 х» (0). С

Олок2 8 1!О;(20 Гся кoх! ";!I да ня:1(. peво,! кnr!— мутатора 7 Бо Второс:(О.гожение и -13 формировянис Б датчике 1 ново(О с,(учай. -(ОГО хс, чи сла. В I< cc че,(ус,l«!О xcì« .(Кл 10 чает< я один из элсмснтов, «>стапопленныг(на,аборном иоле 15 с парамстро«1 х» (01) в соотБ< TCTBHH C BPPOHrT k!0(.T(çlo, СфОР МИРО В ЯННОИ в олоке 3 . Knl3x(PT )я ми СООтВетстВеннО х;, (0),... х(10) . < 2еи)1 Обрьзох!. после и-ГО шЯГЯ коммутатора 7 значения параметров комплектующих элементов исследуемой схемы и ее

Bblxo (ных па ра м(TpoB "..00TBPTcTBуют начальном, мсменту времени ((= 0!.

Затем производится формирование случайных чисел, соответствующих скоростям измснения H3p3M ТроВ кол(п Iek(Tyющих эле ментов, и запоминание Iх Б счетчиках 11»вЂ”

11, „rJiB этого по команде из блока 8 снимается разрешение на прохождение сигналов на блоки 3; -3<), реверсивные счетчики !

41- (4)), блоки !6»--16((и !7» — 17>) памяти, одновременно г(одается разрешение на про«ождение сигналов на блоки 4» — 4<) и счетчики 11» — 11(). Командой из блока 8 коммутатор 7 переводится в первое положение.

В датчике 1 формивуется случайное чисcI0, которое с помощью î Iok(3 4», элемента 5, элемента О, генератора 9 и элемента 6 EipeОбразуется Б !Исло, соответствующее вероятности, сформироваппой блоком 4». Это число соответ(вует скорости изменения первоГо элемента и заносится в счетчик 11». Гlреобразование Быполняе-;ся так же, к2к для случая формирования числа, заносимого в с:(етчик 14». По команде из бло"а -8 коммутатор 7 переводится Во »торос положение, а

В дат (и к() 1 (!)Ормируется ноВОС слмчяйнОе число. ко-.прос аналогичным образом преобразус.-ся >В число, пропорциональное скОрОсTH из ipHp 1(HH па ра метра второго элемента, и заносится Б счетчик 1 q. Точно также заносятся случайнь;е И<ела в остальные {и — 21 счет; H к)l J,) -11-,<. 3 Э . 0«1 ЗЯ КЯ)I -lli!) (ОТСЯ BC)BI COTOBH . Е.lb .;ые о((ерации, B результате которых сф )рмирова ы с.l«"-(айпыс начальные значения и

СКОРОСТИ ИЗМЕНЕНИЯ ПаР <СТРОБ ВСЕХ КОМП;. --Кту(о(ц)(х элементов од, о экземпляра ис1

g, ic,"v(."!() É схем»!. ля (ч 0 Fe.! H poBBIIHH ripo:reCC0Ir ИЗМЕНСНИЯ ПаРаМЕтРОВ ЭЛЕМЕНТОВ ПОлается комппда из блока 8, по которой на с (ет !Ики 3, — 5>» HÎcTvl! >эт импульсы 0Т .снср,;тора 28. На Бых(>де каждого блока 12

IIР -1 00 III I3.(Cili! I КО (ОБ >(d ЕГО БХОДЯХ ПОЯВЛЯстся ихlп ль . »13с 1 Отя появления имп« IbcoB па Бых()де каждого из блоков 12 1.— 12„npoli<) ПЦИ<) !13, 1»п ЯЯ Ч iiC 1V, 33 ПЕСЕННОМУ В СООТБстствующис с:етчики памяти 1! (- 11). С

Быхочов блоков !2» !2) их»п«льсы постмпак)т па Входы соответствvio(EEHx реверсивных с:c! Hêîâ 14 — 14m, перссчитывающих эти импульсы, и в олоки 171- -17<) памяти. В соО.вет IBHH с чи лами Б счетчиках !4) — 14»

Б исслсдуе»)чо cxcvr«2-) подключаются элем .пы, установленнь:е на наборных полях

151 (51;. (12стота подключения элементов, 3 следовательно, и сксрости изменения параметров, прямо пропорциональны числам в соответствующHx счетчиках 111 — 1!„памяти.

Для из.".ег)ения выходного параметра исследуемой электронной схемы в заданные моменты времени блок 8 управления в эти моменть(Времени подает запрет на прохождение импу,!ьсов от генератора 28 на счет734700

10 чики 13 — 13». При этом прекращается выдача всех команд из блока 8 управления. Переключение элементов, установленных на наборных полях 15, также прекращается.

На исследуемую электронную схему подается питание и измеряется ее выходной параметр.

Процесс моделирования продолжается до тех пор, пока в какой-то момент времени

t = t ь не будет зафиксировано достижение выходным параметром исследуемой схемы одной из границ поля допуска, что является 10 постепенным отказом. С этого момента по команде оператора моделирование процессов изменения выходного параметра схемы прекращается и начинается процесс восстановления, заключающийся в отыскании и замене «аварийного» элемента. Командой из блока 23 устройство приводится в исходное положение: регистры 18, 24 и коммутатор 25 сбрасываются в нулевое положение, в регистр 22 заносится максимально возможное число. ze

По команде из блока 23 дополнительный коммутатор 25 устанавливается в первое положение, в реверсивном счетчике 14 сбрасывается хранившееся там число, соответствующее значению параметра х (t <), и заносится число из блока памяти 16ь соот- zs ветствующее начальному значению х, (О) параметра первого элемента. В соответствии с этим числом в схему включается элемент со значением параметра х (О) из упорядоченной совокупности элементов, установленных на наборном поле 15 ь По команде из блока управления 23 на схему подается питание и измеряется выходной параметр у ь значение которого из блока 27 заносится в регистр 18. Питание схемы отключается.

По команде из блока 23 содержимое регистров 18 и 19 поступает на блок 20 вычитания, где вычисляется разность Ьу > — — у > — у„„„ которая в блоке 21 сравнивается с числом регистра 22. Если число Лу в блоке 20 вычитания меньше или равно числу в регистре 22, то блок 21 выдает команду на сброс числа в 4о регистре 22 и перенос в этот регистр числа из блока вычитания 20. Этой же командой в регистр 24 заносится номер положения дополнительного коммутатора 25. Таким образом, в регистр 24 заносится номер элемента, имеющего наименьшее в данный момент значение. Поскольку при сбросе в исходное состояние в регистр 22 было занесено максимально возможное число, то разность

5у< всегда будет не больше этого числа.

Поэтому в первом положении дополнительного коммутатора 25 в регистр 24 всегда будет заноситься число «1».

Затем из блока 23 подается команда на перевод коммутатора 25 во второе положение, в котором производится сброс в счетчиках 14 и 14> хранившихся там чисел и пере- И нос в эти счетчики чисел из блоков памяти соответственно 17< и 16 . В соответствии с числами в счетчиках 14 и 14 происходит подключение в схему элементов со значениями параметров х (t ) и х (О), установленных на наборных полях 15, и 15г. Переключения приводят исследуемую схему в такое состояние, когда все комплектующие ее элементы, кроме второго, имеют такое же значение параметра х„, что и в момент отказа, а параметр второго элемента возвращен в начальное состояние хд (О). Аналогично вычисляется разность Ьуq и полученное значение сравнивается с Ьу <, хранящимся в регистре 22. Меньшая из разностей заносится в регистр 22, а соответствующий ей номер элемента заносится в регистр 24.

Последовательным выполнением операций над всеми остальными (п — 2) элементами исследуемой схемы, определяется минимальная разность Ду ;„, которая запоминается в регистре 22, и номер элемента, соответствующего этой минимальной разности, то есть номер «аварийного» элемента, который запоминается в регистре 24. 1аким образом, задача выявления «аварийного» элемента выполнена. Теперь необходимо заменить этот элемент новым, то есть сформировать для него новое начальное значение параметра и скорость его изменения.

Лля этого по команде из блока 23 номер

«аварийного» элемента заносится из регистра 24 в коммутатор 7, и дальнейшее управление передается блоку 8 управления.

По команде из блока 8 в соответствии с положением коммутатора 7 производится сброс прежних начального значения и скорости изменения параметра «аварийного» элемента, формирование новых случайных чисел и занесение их в счетчики 11, 14 и блоки 16, 17 памяти. Все эти операции выполняются только для одного «аварийного» элемента. Параметры всех остальных элементов остаются в том же состоянии, в каком они оказались в момент отказа t = tq.

После восстановления работоспособности схемы снова продолжается процесс моделирования изменения параметров до момента времени t = t когда произойдет второй отказ. Снова производится восстановление работоспособности схемы. Затем моделирование и восстановление производится до третьего и последующих отказов. При этом работа предлагаемого устройства в процессе моделирования и восстановления при всех других отказах производится аналогично тому, как это описано для первого отказа.

В результате проведения одного цикла моделирования получают поток отказов одного экземпляра исследуемой схемы. Для получения потока отказов второго экземпляра схемы проводят второй цикл моделирования, для чего устройство для моделирования приводится в исходное состояние, формируются новые случайные начальные значения и скорости изменения параметров всех комплектующих элементов и производится процесс моделирования и восстановления.

734700

Многократное повторение циклов моделирование дает возможность получить статические данные, необходимые для расчета показателей надежности восстанавливаемой электронной схемы.

Постепенные отказы электронных схем являются следствием изменения по времени параметров комплектующих элементов. Работоспособность схемы после отказа может быть восстановлена путем замены нескольких или одного комплектующего элемента новым. Следовательно, восстановление работоспособности электронных схем не вызывает особых затруднений. В связи с этим электронные схемы в большинстве своем являются восстанавливаемыми.

Известное устройство, являющееся прототипом предлагаемого изобретения., позволяет моделировать процессы изменения параметров электронных схем до появления первого постепенного отказа. То есть с помощью известного устройства можно прогнозиро- о вать показатели надежности лишь невосстанавливаемых схем.

Формула изобретения

Устройство для моделирования электронных схем, содержащее датчик равномерно распределенных случайных чисел, выход которого через дешифратор соединен с первыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, выходы которых через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соедйнен с выходом генератора импульсов, а выход элемента И соединен с первыми и входами счетчиков памяти, реверсивных счетчиков и входом элемента обратной связи, выход которого соединен со вторыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, третьи входы которых соеЯф динены с выходом коммутатора, вторыми входами счетчиков памяти и вторыми входами реверсивных счетчиков, третьи входы которых соедннсны с выходом блока управления, третьими входами счетчиков памяти, четвертыми входами блоков задания начальных значений параметров и блоков задания текущих значений параметров, первым входом коммутатора и входом датчика равномерно распределенных случайных чисел, выходы реверсивных счетчиков соединены со входами соответствующих наборных полей, сумматоры, генераторы тактовых импульсов, выходы которых через соответствующие сумматоры соединены с четвертыми входами соответствующих реверсивных счетчиков, выходы счетчиков памяти соединены со входами соответствующих сумматоров, исследуемую схему, входы которой соединены с выходами наборных полей, блок измерений, вход которого соединен с выходом исследуемой схемы, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет моделирования процесса восстановления, оно содержит первый, второй, третий и четвертый регистры памяти, блок вычитания, блок сравнения, дополни. тельный блок управления, дополнительный коммутатор, первую и вторую группы блоков памяти, блок регистрации, вход которого соединен с выходами наборных полей, а выход блока регистрации соединен со входом первого регистра памяти, выход которого подключен к первому входу блока вычитания, второй вход которого соединен с выходом второго регистра памяти, а выход блока вычитания соединен с первыми входами третьего регистра памяти и блока сравнения, второй вход которого подключен к выходу третьего регистра памяти, а выход блока сравнения подключен ко входу дополнительного блока управления, выход которого соединен со вторым входом третьего регистра памяти, со входом дополнительного коммутатора и с первым входом четвертого регистра памяти, выход которого подключен ко второму входу коммутатора, а второй вход четвертого регистра памяти соединен с выходом дополнительного коммутатора и с четвертыми входами реверсивных счетчиков, пятый и шестой входы которых соединены с выходами первой и второй групп блоков памяти соответственно, первые входы которых объединены между собой и с третьими входами реверсивных счетчиков, вторые входы которых объединены со вторыми входами второй группы блоков памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке ¹ 2348583/18-24, кл. G 06 F 1/02, 1975 (прототип) .

734 700

Составитель A. Карасов

Редактор С. Патрушева Техред К. Шуфрич Корректор Ю. Макаренко

Заказ 2223/12 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытии

1 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4