Процессор для быстрого преобразования фурье

Процессор для быстрого преобразования фурье

Иллюстрации

Показать все

Реферат

 

О Il И С А Н И Е,734713

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалнстическик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 16.01.78 (2()2571180/18-24 с присоединением заявки М (23) П риоритет (5l)M. Кл.

4 06 V 15/34

ГОоудерстеекный коиитет ао делен кэвбретекий и открытий

Опубликовано 15.05.80. Бюллетень М18

Ъ

Дата опубликования описания 18.05.80 (53) УДК 681.3 (088.8) (72) Авторы изобретения

Э. С. Козлов, В. А. Мирошкин и Д. К. Самарцев (71) Заявитель (54) ПРО)(ЕССОР ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ

ФУРЬЕ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе информационных коь плексов в качестве устройства обработки информации в реальном масштабе времени.

Известно устройство для быстрого преобразования фурье, содержашее блок регистров, арифметическое устройство, блок памяти, блок формирования весовых коэф10 фициентов, устройство управления 1

Недостаток данного устройства - не возможность работы с многоканальной измерительной аппаратурой.

Наиболее близким по технической сушности к изобретению является устройство, содержашее устройство управления, первый выход которого подключен к первому входу арифметического устройства, второй в .ход к первому входу блока фор- 20 мирования весовых коэффициентов, третийк первому входу 63toKA выработки индек са, четвертый —; первому входу блока памяти, второй вход которого подключен

2 к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметичес кого устройства, третий вход которого соединен с первым выходом блока регистров, а выход - с первым входом блока регистров, второй вход которого соединен с выходом блока памяти, а второй выходс третьим входом блока памяти 21 .

Недостаток этого процессора - невозможность одновременного вычисления на основе алгоритма быстрого преобразования фурье мгновенных спектров сигналов многоканальной аппаратуры в широком диапазоне частот и в реальном масштабе вреьтени, особенно в случае, когда время анализа ограничено и сигналы с датчиков измерительной аппаратурь не могут бь.ть воспроизведены. Известное устройство не обеспечивает параллельное квантование сигналов одновременно со всех выходов канальной измерительной «ппаратуры, 3 7347 многократную реализацию процед7рь бь строго преобразования Фурье по мере накопления отсчетов.

Цель изобретения — расширение функ цио пап ьных возможностей процессора

5 дли обеспечения работы с многоканальной измерительной аппаратурой в реальном масштабе времени.

Поставпеннаи цель достигается тем, что в процессор, содержащий устройство 10 управления, первый выход которого нод ключен к первому входу арифметического устройства, второй выход — к первому входу блока формирования весовых коэффициентов, третий — к первому входу l5 блока выработки индекса, четвертыйк первому входу блока памяти, второй вход которого подключен к первому выходу блока выработки индекса, второй вььход которого подкпючен ко второму входу 20 блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вход которого соединен с первым выходом блока регистров,. а выход — с 25 первым входом блока регистров, второй вход которого соединен с выходом блока памяти, а второй выход - c третьим входом блока памяти, дополнительно введены блок приоритетов, блок формирования ЗО адреса, преобразователь сигналов, состоящий из блока управпении преобразователем сигнапов, полосовых фильтров нижних частот, полосовых фильтров средних частот, голосо вых фильтров верхних частот, аналогового з5 коммутатора нижних частот, анапогового комм утатора средних частот, аналогового коммутатора верхних частот, аналого-цифро вого преобразователя нижних частот, аналого-цифрового преобразователя средних частот, аналого-цифрового преобразоват еля верхних частот, при этом входы анапогог:.о коммутатора нижних частот через поп=совые фильтры нижних частот соединены с входами процессора, а a,ë, -:.;д .- са :.хдг:М 45 аналого-цифрового преобразователя нижних частот выход,Очерo;o с:.Они ..ен с третьим входом блока регистр--.„ ходы аналогового коммутатора средних частот соединены со входами процессора, а вь 5п ход — co входом аналого-цифрового преобразователи средних частот, выход которого соединен с четвертым входом блока регистров, входы анапогового коммутатора верхннх частот через поп новые фипьт- >5 ры верхних частот соединены со входами процессора, а выход — со входом анапого-цифрового пре бразователя верхних

13 ф частот, выход которого соединен с щггым входом блока регистров, первый выход йока управления преобразователем сиг палов соединен с управляющими входами аналоговых коммутаторов нижних, средних и верхних частот, второй - с управпиюшими ьхОдами анапо1 Оцифровых пре»

Образоватепей нижних, средних и верхних частот, третий, - с четвертым входом блока памяти, а первый вход блока упранпения преобразователем сигналов с первым выходом блока приоритетов, второй выход которого соединен с первым входом блока формировании адреса, вььход которого соединен с пятым входом биска тимяти, а третий выход блока нриОритетов подкпючек ко второму входу блока выработки индекса, пятый, шестой и седьмой выходы устройства управлейии подключены соответственно ко входу блока приоритетов, второму входу блока формировании адреса и второму входу блока управлении преобразователем сигналов.

На чертеже представлена блок-схема предложенного процессора.

Процессор содержит блок 1 регистров, арифметическое устройство 2, блок 3 памяти, блок 4 выработки индекса, блок

5 формирования весовых коэффициентов, устройство 6 управления„преобразователь

7 сигналов, блок 8 приоритетов, блок 9 форхирования адреса массивов. Преобразователь 7 сигналов содержит аналоговый коммутатор 10 нижних частот, аналогоцифровой преобразователь 11 нижних ,частот, аналоговый коммутатор 12 сред,них частот, аналого-цифровой преобразователь 13 средних частот, аналоговый коммутатор 14 верхних частот, аналого цифровой цреобразоватепь 15 верхних частот, блок 16 управпения преобразоватепем сигналов, попосовые фильтр 17 нижних частот,. полосовые фипьтр ы18 средних частот, полбсовые фильтрь 19 веркних частот.

Процессор работает следующим образом.

Аналоговые сигналы с выходов каналов измерительной аппаратуры поступают на входы попосовых фильтров 17-19. На выходе каждого из измеритепьных кана-лов устанавпиваетси фильтр 17 нижних частот, фильтр 18 средних частот, фильтр

19 верхних частот. С выходов попосовых фильтров 17 нижних частот сигналы поступают на вход аналогового коммутатора

40 нижних частот, который производит

3 поочередчое подключение выходов полосовых фильтров 17 нижних частот ко входу аналог -цифрового преобразовагеля

11 нижних частот. Аналогоцифровой преобразователь нижних частот по сигналам блока управления преобразователем 16 5 сигналов производит замеры аналоговых величин с выхода аналогового коммутатора 10 нижних частот, производя тем самым временное квантование сигналов нижней полосы. Аналого-цифровой преобразователь 13 средних частот совместно с аналоговым коммутатором 12 средних частот, полосовыми фильтрами 18 средних частот выполняет операцию временного квантования средней частотной полосы, Аналого-цифровой преобразователь 1 5 верхних частот, совместно с аналоговым коммутатором 14 верхних частот и полосовыми фильтрами 19 верхних частот, производит временное квантование верхней частотной полосы. Отрезок времени, в течение которого необходимо произвести исследование частотных параметров, разбивается на К интервалов длительностью

Т 25

Период квантования на верхней частоте всегда меньше минимальной длитель ности интервала Т =(0 e = Q2) Т, ыа средней частоте Т = Т,, а период квантования на низкой частоте ЗО

҄- (S —;

Синхронизируюшие импульсы стабилизированной частоты, необходимые для организации операций квантования, вырабать.ваются в устройстве 6 управления и поступают на выход дополнительного блока 16 управления. Блок 9 формирования адреса предназначен для выработки

40 текущих адресов при операциях формирования массивов. Блок 8 приоритетов предназначен для обеспечения приоритетности выполнения операций процессором при работе в реальном масштабе времени.

Накопление количества выборок N необходимого для реализации процедуры быстрого преобразования Фурье для всех каналов по средней и нижней частотной полосе в течение каждого интерва50 ла Т„ р производится параллельно с юочередной реализацией алгоритма быстрого преобразования Фурье для массива выбсьрок для верхней полосы. Сигнал приостанова загрузки, вырабатываемый в блоке

16 управления преобразователем сигналов, поступает в блок 8 приоритета и onpegeляет временный интервал, в течение которого блок 3 памяти не занят формирова13 6 кием массива исходных данных. Операция загрузки замеров имеет высший приоритет, все остальные операции процессора, связанные с обращением к-блоку 3 памяти, возможны в интервалах между обращениями к блоку 3 памяти для загрузки замеров. Окончание загрузки массивов из N результатов замеров сигналов с фильтров верхней полосы частот определяется блоком 9 формирования адреса, который вырабатывает сигнал, н блоком

8 приоритетов. Если в каком-нибудь интервале времени заканчивается одновременно загрузке массивов для низких и средних частот, то в блок 8 приоритетов поступает одновременно несколько ситтталов окончания загрузки массивов, при атом приоритетность в отношении замеров различных частотных полос распределена следующим образом: первый приоритет имеет замеры верхней частотной полосЬ|, последующие приоритет ы — замерь средней и нижней полосы соответственно. Блок

8 приоритетов, исходя из условий приоритетности, вырабатывает и посылает в блок 9 формирования адреса сигнал разрешения начала операции пересылки массива сигнала к-го канала верхней полосы частот. Блок формирования 9 адреса по сигналу приостанова загрузки

MBccKBDB нижней и средней полосы частот, выдаваемого блоком 7 преобразования, производит пересылку избранного массива в массив рабочих ячеек блока

3 памяти. По окнчании операции пересылка массива замеров к-го канала верхней частотной полосы в рабочие ячейки блок

9 формирования адреса вырабатывает сигнал окончанчя формирования массива, который поступает на вход блока 8 приоритетов . Исходя из условий приоритетности, блок 8 приоритетов вырабатывает сигналы, поступающие в блок 4 выработки индекса и устройство 6 уп евления, по которым начинается выполнение процедуры быстрого преобразования Фурье, и по окончании данной процедуры вырабать веет сигнал окончания вычисления, поступавший в блок выработки индекса 4 и в блок 8 приоритетов. Блок 8 приоритетов выдает сигнал размещения переписки и . упаковки, поступающий в блок 9 формирования адреса, который приступает к пере сылке и упаковке массива из рабочих ячеек в массив результатов вычислений.

Сигнал окончания операций пересылкп и упаковки из блока 9 формирования адреса поступает в блок 8 приоритетов. Получив данный сигнал, блок 8 приоритетов выдает в блок 9 формирования адреса разрешение на огерацию пересылки следуюшего массива замеров в массив рабочих ячеек, и рабочий цикл процессора по реализации быстрого преобразования фурье повторяет ся для всех массивов квантованных сиг налов верхней полосы частот.

При накоплении в блоке памяти коли» чество выборок N в средней полосе частот производится реализация алгоритма быстрбго преобразования Фурье для этих выборок поочередно для каждого канала, однако лишь в том случае, если процессор не занят в это время реализацией процедуры быстрого преобразования фурье для верхней полосы частот. При накоплении в блоке памяти количества выборок N в нижней полосе частот производится реализация алгоритма быстрого перобразования фурье для верхней и средней полосы частот.

Предлагаемый пропессор позволяет сократитb время исследования объектов в два и более раз, при этом годовой экономический эффект достигает десятки и сотни тысяч рублей. Более обоснованную величину экономической эффективности можно определить в процессе внедрения предлагаемого устройства. формула изобретения

П цессор для быстрого преобразования ро фурье, содержаший устройство управлении, первый выход которого подключен к первому входу арифметического устройства, второй выход — к первому входу блока фо мирования весовых коэффициентов, ч" р третий — к первому входу блока выработки индекса, четвертый - к первому вх ду блока памяти, второй вход которого подключен к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вХод которого соединен с первым выходом блока регистров, а выход - с первым входом блока регистров, второй вхдд которого соединен с выходом блока памяти, а второй выход - с третьим входом блока памяти, отличаюшийся тем,что,с целью расширения функциональных воз» можностей за счет обеспечения работы с многоканальной измерительной аппара турой в реальном масштабе времени, в

4713 8 него введены блок приоритетов, блок формирования адреса, преобразователь сигналов, состояший из блока управления . преобразователем сигналов, полосовых

5 фильтров нижних частот полосовых фильтров средних частот, юлосовых фильтров верхних частот, аналогового коммутатора нижних частот, аналогового коммутатора средних частот, аналогового коммутатора верхних частот, аналого-цифрового преобразователя нижних частот, аналогопифрового .преобразователя средних частот, аналого-цифрового преобразователя верхних частот, при этом входы аналогового коммутатора нижних частот через соответствуюшие полосовые фильтры нижних частот соединены со входами процессора, а выход — co входом аналого-цифрового преобразователя нижних частот, выход которого соединен с третьим входом блока регистров, входы аналогового коммутатора средних частот через соответствуюшие полосовые фильтры средних частот соединены со входами процессора, а выход — со входом аналого-цифрового преобразователя средних частот, выход которого соединен с четвертым входом блока регистров, входы аналогового коммутатора верхних частот через соответствуюшие полосовые фильтры верхних частот соединены со входами процессора, а выход — со входом аналого-цифрового преобразователя верхних частот, выход которого соединен с пятым входом блока

З5 регистров, первый выход блока управления преобразователем сигналов соединен с управляюшими входами аналоговых коммутаторов нижних, средних и верхних частот, второй — с управляюшими входами аналого-цифровых преобразователей нижних, средних и верхних частот, третий — с четвертым входом блока памяти, а первый вход блока управления преобразователем сигналов с первым выходом блока приоритетов, второй выход которого соединен с первым входом блока формирования адреса, выход которого соединен с пятым входом блока памяти, а третий выход блока приоритетов под ключен ко второму входу блока выработки индекса, пятый, шестой и седьмой выходы устройства управления подключены соответственно ко входу блока приоритетов, второму входу блока формирования адреса и второму входу блока управления преобразователем сигналов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 382091, кл. G 06 Г 15/34, 1973.

2. Ефанов В. М., Коршевер Я. П., Лобастов М. В. и Метушкии Г.Г. Струк7347) 3 10 тура многофр кционального процессора на основе быстрою преобразования фурье.«Ъвтометрия,"1973, No 3, с. 5-10 (прототип) .

Составитель А. Зорин

Редактор Ю. Петрушко Техред А. Шепанская Корректор Ю. Макаренко

Заказ 2226/13 Тираж 751 Подписное

111-!1 MllV; Государственного комитета СССР по дел ам и зобретен ий и от крыт ий

11303". Москва, Ж-35, Раушская наб., д. 4/5

Фнлплл П!!1! "Патент", г. Ужгород, ул. Проектная, 4