Внешнее устройство управления

Внешнее устройство управления

Иллюстрации

Показать все

Реферат

 

Г я

О П И С А Н И. Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (и) 736 1 00 (61) Дополнительное к авт. свид-ву (22) Заявлено 2002 78 (21) 35812 12/18-2 4 (51)М. Кл. с присоединением заявки ¹

G 06 F 9/00

G 06 F 11/00

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 250580. Бюллетень ¹ 19

Дата опубликования описания 250580 (53) УДК 681. 326 (088. 8) А.П. Кондратьев, В.И. Овсянников, В. В. Рудаковский и ° М. И. Коротченя (72) Авторы изобретения (71) Заявитель (5 4) ВНЕШНЕЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано для управления процессором или внешними устрой ст вами . 5

Известно устройство управления, содержащее блок набора информации, блок формировани-я управляющих сигналов, блок признаков пультовых операций, блок управления и блок индикации, соединенные между собой и процессором с помощью системы адресных, информационных и управляющих шин (1) .

Недостатком из вестных инженерных пультов управления являются ограниченные фун кци он альные воз можн ости в автоматическом режиме работы npoge ccopa.

Наиболее близким техническим решением к описываемому изобретению является устройст во, содержащее блок связи с процессором, блок набора информации, блок управляющих сигналов и регистр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управляющих сигналов и блока связи с процессором, первый и второй входы которого подключены соответ ст венно ко второму выходу блока управляющих сигналов и выходу блока набора информации, а третий вход и второй выход блока связи с праце с сором подключены ко входу и выходу устройства (2) .

Недостатком данного инженерного пульта управления является сравнительно большое время поиска неисправности процессора при ручной работе с инженерного пульта.

Цель изобретения — сокращение непроизводительных затрат за счет уменьшения времени поиска неисправности процессора.

Поставленн ая цель достигается тем, что во внешнее устройство управления, содержащее блок связи с процессором, блок набора информации, блок управления и реги стр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управления и блока связи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управления и выходу блока набора информации, третий вход и второй выход блока связи с процессором подключены

736 100 соответственно к выходу и входу про. цессора, введены блок задания отображения предыдущего состояния и регистр предыдущего состояния, входы которого подключены соответственно к выходу регистра индикации и к

5 третьему выхвду блока управления, вход которого подключен к выходу блоКа задания отображения предыдущего состояния.

Кроме того, блок задания отображения предыдущего состояния содержит дешифратор и переключатель, выход которого через дешифратор соединен с выходом блока.

На чертеже приведена блок-схема предлагаемого устройства. 15

Устройство содержит блок 1 набора

Информации, включающий переключатели

2, 3 и 4 набора информации, блок 5 управления, регистр б индикации „ регистр 7 предыдущего состояния„блок 2()

8 задания отображения предыдущего состояния, в состав которого входят переключатель 9 и дешифратор 10„ предназначенный .для формирования сигналов занесения предыдущего состояния. Инженерный пульт подключается к процессору 11 через блок 12 связи с процессором. Процессор имеет регистровую структуру и нсе регистры его связаны между собой и с оперативной памятью только через общие ин формационные потоки и арифметико-ло.гическое устройство. Управление .процессором осуществляется при помощи сигналов, поступающих через блок

12 связи с процессором с блока 5 35 управления. Ответные сигналы и информация передаются из процессора в инженерный пульт через блок 12 связи с процессором. Эти блоки обеспечивают подключение регистров уст- 40 ройства к основным информационным и управляющим потокам процессора 11 и позволяют осуществить передачу информации между отдельными регистрами процессора и инженерным пультом управления через общие информационные и управляющие потоки. Блок 5 содержит органы управления (кнопки и переключатели) и элементы, запоминающие признаки пультовых операций, которые должны быть выполнены.

Эти элементы (триггеры) устанавливаются в единичное состояние при нажатии оператором соответствующих кнопок на пульте управления (чтение, запись, установка адреса команды и 55 т.д,.) ..

Бло к 1 набора и н формации содержит группу переключателей 2, 3 и 4. Группа перекл.>чателей 2 предназначена для задания адреса команды, адреса микрокоманды, номера внешнего устройства при начальной загрузке прог.рамм, а также байта информации, записываемого с пульта управления.

Группа переключателей 3 предназначена для задания адреса оперативной памяти при выполнении чтения или эа— писи с инженерного пульта управления, адреса сравнения любого уровня, номера регистра процессора. Переключатель 4 предназначен для задания типа памяти (оснонания, мультиплексная, регистры процессора и т.д.) .

Регистр б индикации предназначен для хранения переменной информации, которую необходимо индициронать на инженерном иульте управления. Устройство имеет также постоянную индикацию содержимого некоторых регистров и состояния управляющих триггеров процессора. Большинство функций пульта управления выполняется в остановленном состоянии процессора (т.е. когда никакие микропрограммы не выполняются) . Для управления определенной пульто вой операцией переключателии управления уст ананливаются н необходимое положение, и нажимается соот вет ст нующая кнопка . Не кот орые пультоные операции реализуются полно ст ью аппаратными средст вами, при выполнении других — используется устройство микропрограммного управления процессора. Аппаратными средст нами реализуют ся т акие фун кции, как сравнение адресов, пуск и остaнов процессора, установка адреса микрокоманды, вывод на индикацию како го-ли бо общего, специ ально го или универсального регистра, нынсд на индикацию предыдущего состояния какого-либо общего, специального или универсального регистра. Для выполнения этих функций при нажатии соот— ветствующих кнопок блока 5 управления или установке переключателя 9 в блоке 8 задания отображения предыдущего состояния формируются упранляющие си гн алы, которые через блок

12 связи с процессором поступают в процессор, где осуществляют соответствующие этим наборам ныне перечисленные функции. Все остальные функции устройства реализуются микропрограммно. Так, например, при н ажатии соответствующей кнопки (чтение, запись, установка адреса команды, начальная загрузка программы и т, д. ) устанавливается н единичное состояние соотнетст— вующий триггер в блоке 5 управлени я и формирует ся си гн ал э апро са от пульта, который через блок 12 связи с процессором поступает в процессор, Если процессор находится в остановленном состоянии, то производит ся переход к выполнению специальной микропрограммы, которая анализирует состояние бло ка 5 упра нляющих сигналов через блок 12 связи с процессором. В зависимости от причины, вызвавшей ручную олерацию (чтение, запись и т.д. ), производит— ся передача информации из оператив736100

40

65 ной памяти в регистр б индикации или передача информации, установлен,ной на пульте, в ячейку памяти, заданную на переключателях блока 1 набора информации.

Несмотря на то, что современные системы обработки данных обладают довольно мощными средствами обнаружения места неисправности, например, микропрограммная диагностика процессора, все же иногда приходится поиск неисправности осуществлять вручную, т. е. с использованием средств инженерного пульта управления и осциллографа.

Обычно схема обнаружения ошибки вырабатывает сигнал Сбоя, по которому останавливает работу процессор, с запаздыванием в один или более ма- шинных тактов. При выполнении этих тактов информация, характеризующая неисправность, может. изменяться и, следовательно, причина неисправности пропадает. В качестве примера рассмотрим сбой адресного регистра памяти микропрограмм. В начале каждого машинного такта выбирается микрокоман да, состоящая из двух частей, первая часть является операционной и управляет работой процессора, вторая часть является адресной и указывает адрес следующей микрокоманды, кото.Рая должна выполняться следующей.

Адрес следующей микрокоманды, укаэываеьый в предыдущей микрокоманде, определяется неоднозначно и зависит от состояния индикаторов процессора и, в зависимости от их состояния, производится переход к той или иной микрокоманде. Адрес любой микрокоманды контролируется по модулю два, и, если обнаружен сбой в микрокоманде, вырабатывается сигнал сбоя, По этому сигналу производится останов машины, но к этому моменту времени иэ микропрограммной памяти уже считалась следующая микрокоманда и в адресный регистр микропрограммной памяти занесен новый адрес, не связанный с ошибкой. Так как переход к любому адресу микропрограммной памяти может выполняться иэ многих микрокоманд вызывает довольно длительный по времени процесс. Этот процесс еще больше увеличивает ся при перемеживающихся сбоях.

Ра "сматриваемое устройство управления процессором позволяет уменьшить время поиска неисправности за счет наличия регистра 7 предыдущего состояния и блока 8 задания отображения предыдущего состояния. При обнаружении ошибки в оборудовании процессора работа процессора останавливается (если задан режим останов по сбою на инженерном пульте) и в регистре 6 индикации высвечивается один иэ указателей сбоя (сбой адресного регистра, сбой информационного регистра и т.д.) . После чего включаются диагностические средства локализации неисправности, если с помощью диагностических средств не удалось ло кали зоват ь оши бку, то ирои з водит ся поиск неисправности с помощью инженерного пульта (ручной поиск) . Для этого в блоке 8 задания отображения предыдущэго состояния устанавливается с помощью переключателя 9 по.ложение, указывающее необходимый регистр, например регистр адреса микропрограммной памяти, и заново запускается программа, в которой обнаружена ошибка.

Выходы переключателя 9 поступают в дешифратор 10, формирующий управляющие сигналы предварительного отображения, которые через блок 5 управления и блок 12 связи с процессором поступают в процЕссор и подключают соответствующий регистр процессора к блоку 12, а затем в регистр 6 индикации, Таким образом, всякий раз когда изменяется информация в заданном регистре с помощью блока 8 задания отображения предыдуще го состояния, он заносится в регистр 6 индикации, а содержимое регистра б индикации по предыдущему занесению информации в регистр по синхросигналу перено-. сится в регистр 7 предыдущего состояния. Таким образом, при обнаружении сбоя в регистре 7. предыдущего состояния хранится содержимое регистра в момент сбоя.

Устройство управления обеспечивает следующие фун кции: формиро вани я отдельных управляюших сигналов (пуск, останов, прерывание и т.д. ); управление переключением режима р а боты проц е ссор а;

ocTàíîBB или перехода по сравнению набранного нса пульте и текущего адресов соответствующего уровня (адресов ми кро команд или команд); управление реакцией процессора на обн аружение сбоев в е ro работе; передачу информации иэ ячеек оперативной памя-и или регистров rrporzeccopa адресуемых при помощи блока

4 набора информации в регистр 6 индикации у передачу информации, уст ановленной вручную в блоке 1 набора информации, в адресные регистры процессора или ячейки оперативной памяти, адресуете при помощи блока 1 набора информации; передачу информации (адресной, управляющей и т.д.), определяющей предыдущее состояние процессора (до момента ее изменения) в регистр 7 прещадущего состояния, адресуемой с помощью блока 8 задания отображения предыдущего состояния.

736 100

Формула и эо бретения

Составитель А. Жеренов

Техред М. Петко Корректор М. Пож<>

Редактор В. Зарван ская

Тираж 75 1 Подписное

ЦИИИПИ Государственного комитета СССР по делам изобретений и открытий

1130 35, Москва, Ж-35, Раушская наб., д. 4> 5

Заказ 2266/6

Филиал ППП П.атент, г. Ужгород, ул. Проектна я, 4

1. Внешнее устрой ст во управлени я, содержащее блок связи с процессором, блок набора информации, блок управления и регистр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управления и блока связи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управления и выходу блока набора информации, третий вход и второй выход блока связи с процессором подключены соотвественно к выходу и входу процессора,отличающееся тем, что, с целью сокращения непроизводительных затрат эа счет уменьшения времени поиска неисправности процессора, в него введены блок задания отображения предыдущего состояния и регистр прерг дущего состояния, входы которого подключены соот вет— ственно к выходу регистра индикации и к третьему выходу блока управления, вход которого подключен к выходу блока задания отображения предыдущегоо состояни я .

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок задания отображения предыдуще го состоянияя содержит< деши фр атор и пере ключатель, выход которого через дешифра° тор соединен с выходом блока.

Источники информации, принятые во внимание при экспертизе

) 1. Патент Великобритании

Р 1108800, кл, G 4 А, 1968.

2. Процессор ЭВМ ЕС-1020, Под редакцией А.М. Ларионова, М., Статистика, 1975 (прототип) .