Устройство для обработки данных

Устройство для обработки данных

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистически н

Республик

ОПИСЛНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

736106

1

*

=.« » (61) Дополнительное к авт. свнд-ву(22) Заявлено 15.02.78 (21) 2579464/18-24 с присоединением заявки РЙ— (51) М. Кл.

G 06 F 15/00

Гесударстненный комитет (23) Приоритет но делам изобретений и вткрытнй

Опубликовано 25.05.80. Бюллетень ¹19

Дата опубликования описания 28.05,80 (53) УДК 681.14, (088.8) В. М. Ленкова, А. А. Елисеев, Б. Ш. Переверзева и А. П. Кондратьев (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ

Изобретение относится к области вычислительной техники и может быть . использовано в цифровой вычислительной машине.

Известны устройства для обработки данных, содержащие микропрограммную управляющую память с регистром микрокоманд и дешифраторами микрооперации, двухбайтный операционный узел с четырехбайтными регистрами — источниками и регистрами — приемниками информации и с селектором входных регистров, узел синхронизации (1) и (21.

Однако построение операционных узлов в этих устройствах и система свя« зи операционных узлов с регистрами— источниками и регистрами - приемниками не позволяет вйполнять в них обработку слов операндов, начиная со стар-, ших полуслов (обработка слева направо), что приводит к сильному усложнению микропрограмм реализации логических . команд, команд сдвигов и, в результате, к увеличению объема управляющей памяти и снижению быстродействия.

Наиболее близким техническим решением к данному предложению является устройство для обработки данных, содержащее узел синхронизации, первый выход которого соединен со входом микропрограммной памяти, выход которой соединен со входами полей управления занесением выхода, выбора регистра — источника и

1О. многоцелевого назначения регистра микрокоманды, выходы которых coellBHBHbI, соответственно, со входами дешифраторов микроопераций занесения выхода, микроопераций занесения на вход и многоцеле15 вого поля, Й регистров — источников информации, каждый из которых состоит иэ старшего и младшего полуслов, выходы которых подключены, соответственно, к первому, второму,..., 2: — у инЧ формационным входам селектора регистров, с первым, вторым,..., 4 -м управляющими входами которого соединены, coo ветственно, первый, второй, .

3 73610 . Ч-й выходы дешифратора ликроопераций занесения на вход двухбайтный операционный узел и 14 регистров — приемников информации, состоящих из старших и младших полуслов, причем управляющие входы первого, второго, ... и

М-го регистра — приемника соединены, соответственно, с первым, вторым, . и М-м выходами дешифратора микроопераций занесения выхода (3).

Недостатком этого устройства является низкое быстродействие при изменении направления обработки слов операндов, так как при обработке данных слева направо необходимо использовать одно- 15 байтный режим работы двухбайтного операционного узла, т. е. этот узел работает с недогрузкой.

Цель изобретения — повышение быстродействия устройства. 20

Поставленная цель достигается тем, что устройство, содержащее микропрограммную память, три дешифратора микрокоманд, регистр микрокоманд, h входных регистров, Al выходных регистров, 25 коммутатор, операционный блок, блок синхронизации, причем выход микропрограммной памяти подключен ко входу регистра микрокоманд, первый, второй и третий выходы которого соединены, соответствен- 30 но, со входами первого, второго и третьего дешифраторов микрокоманд, выходы первого дешифратора MHKpoKoMQHA соединены с первыми входами соответствук .щих гыходных регистров, первый выход 35 второго дешифратора микрокоманд является выходом устройства, выходы третьего дешифратора микрокоманд подключены к первой группе входов коммутатора, вторая группа входов которого соединена 40 с выходами входных регистров, первый выход блока синхронизации подключен ко входу микропрограммной памяти, введены входной коммутатор и выходной коммутатор, при этом второй выход второго де - 45 шифратора микрокоманд соединен с первыми группами входов выходного коммутатора и входного коммутатора, вторые и третьи входы выходных регистров соединены, соответственно, с первым и вторым 50 выходами выходного коммутатора,, второй вход которого подключен к выходу операционного блока, вход которого соединен с выходом входного коммутатора, вторая группа входов которого подключена к выходам коммутатора, третий и четьертый входы входного коммутатора соединены, соответственно, с первым и вторым вы6 4 ходами блока синхронизации, третий и четвертый выходы которого подключены, соответственно, к третьему и четвертому входу выходного коммутатора.

На фиг. 1 представлена общая схема устройства обработки данных; на фиг, 2— схема коммутатора входа; на фиг. 3— схема. коммутатора выхода; на фиг. 4— схема распределителя импульсов.

Устройство содержит микропрограммную память 1,. дешифраторы 2, 3 и 4 микрокоманд, регистр 5 микрокоманд,и входных регистров 6, Ф выходных регистров 7, коммутатор 8, операционный блок 9, блок 10 синхронизации, входной коммутатор 11, выходной коммутатор

12.

Устройство работает следующим образом.

В каждом машинном такте блок 10 синхронизации вырабатывает четыре синхроимпульса СИ1, СИ2, СИЗ, СИ4. Сигналом запуска микропрограммной памяти

1 является синхроимпульс. СИ1. Через некоторое время после запуска из микропрограммной памяти 1 считывается очередная микрокоманда и ее содержимое заносится в регистр 5 микрокоманд.

Микрокоманда управляет выполнением передач и обработки данных в устройстве в течение одного машинного такта.

Длительность машинного такта равна интервалу времени между сигналами запуска микропрограммной памяти 1 (между одноименными синхроимпульсами) .

Сигналы запуска опережают моменты начала очередного машинного такта на время, нужное для считывания очередной микрокоманды из микропрограммной памяти 1 и занесения этой микрокоманды в регистр 5 микрокоманд. В состав регистра 5 микрокоманды входит ряд полей, управляющих работой различных узлов устройства. Поле выбора входного регистра определяет, какой из ii входных регистров 6 в данном машинном такте принимается для обработки в двухбайтный операционный блок 9. Поле управления занесения выхода определяет, в каком из и выходных регистров 7 в данном

Машинном такте происходит занесение результата обработки с выхода двухбайтного операционного блока 9. Поле многоцелевого назначения служит для управления различными узлами, как входящими, так и не входящими в данный вариант устройства (например, управление работой двухбайтного операционного блока 9, шим. В первой половине машинного такта по синхроимпульсу СИ1 на вход двухбайтного операционного блока 9 принимается старшее полуслово входного регистра 6, а результат обработки в двухбайтном операционном блоке 9 по синхроимпульсу СИ2 заносится в старшее полуслово выходного регистра 7. Во второй половине машинного такта по синхроимпульсу СИЗ принимается и обрабатывается младтат по синхроимпульсу СИ 4 заносится в младшее полуслово выходного регистра 7.

Микропрограмма обработки данных для реализации алгоритма обработки может не указывать или указывать микрооперацию изменения направления обработки, в зависимости or того, какое направление требуется конкретным алгоритмом.

Коммутатор 8 по микрооперациям дешифратора 4 группы д регистров 6 выбирает тот регистр, содержимое которо-. го обрабатывается в операционном блоке

9 в данном машинном такте. Входной коммутатор 1 1 выполняет подключение ко входу операционного блока 9 в первой половине такта младшего полуслова и во второй — старшего полуслова регистра 6, выбранного в данном машинном такте коммутатором 8 (при обработке данных справа налево) или в первой половине такта — старше о полуслова и во второй — младшего полуслова входного регистра 6 (при обработке слева напраао). По первому и второму входам синхронизации в входном коммутаторе 11

Злоком 1 О синхронизации выдаются импульсы приема СИ1 и СИЗ для первой и второй, соответственно, половины так та. Во входном коммутаторе 1 1 эти импульсы поступают на первый и второй синхровходы первого распределителя 1 3 импульсов (ф т. 2). При обработке данных справа налево на управляющем входе 14 первого распределителя 13 импуль сов отсутствует сигнал изменения направления обработки, поэтому импульс СИ1 первой половины такта проходит на управляющий вход селектора 16 младших полуслов, а импульс СИЗ второй половины такта проходит на управляющий вход се- лектора 15 старших полуслов. В результате этого через узел 17 сборки полуслов в первой половине такта проходит младщве, а во второй - ст :ршее полуслово. Появление с"игнала изменения направления обработки приводит к переключениЮ последова- тельности выдачи импульсов в селекто55

5 736106 6 формирование адреса микропрограммной памяти 1 и т. д.) . .Существенно важной для настоящего изобретения является только одна микрооперация поля многоцелевого назначения, управляющая направлением обработки информации. Эта микрооперация вызывает выработку сигнала на выходе изменения направления обработки дешифратора 3 многоцелевого поля. При отсутствии этого сигнала tp обработка данных в устройстве выполня- щееполуслововходногорегистра6ирезульется следующим образом. B каждом машинном такте двухбайтный операционный блок работает дважды, причем в первой половине такта в операционный блок 9 по синхроимпульсу СИ1 принимается и . обрабатывается младшее полуслово входного регистра 6, номер которого определен дешифратором 4. Во второй половине такта на вход двухбайтного блока 9 по синхроимпульсу СИЗ принимается старшее полуслово входного регистра 6 с тем же номером. Таким образом, в двухбайтном операционном блоке 9 последовательно обрабатывается сначала младшая,25

- затем старшая половина регистра 6, т. е. обработка ведется от младших к старшим (справа налево). Засылка выхода двухбайтного операционного блока 9 в выходной регистр 7, номер которого задан в поле управления занесеяия выхода, выполняется в той же последовательности, т. е. справа налево: в первой половине такта по синхроимпульсу СИ2 засылка происходит в младшее полуслово, во второй по- З5 ловине по синхроимпульсу СИ4 — в старшее полуслово. Такое направление обработки используется в тех случаях, когда операционный блок 9 выполняет операции типа сложения (вычитания), в которых при формировании старших битов результата обработки должна учитываться информация в младших битах (например, перенос).

Обратное направление обработки исполь45 зуется в тех случаях, когда для формирова. ния младших битов результата нужно учитывать состояние старших битов обрабатываемой информации, например, в опе- рациях сдвига вправо. Обратное направ50 ление обработки (слева направо) задается микрооперацией поля многоцелевого назначения, по которой вырабатывается сигнал на выходе изменения направления обработки дешифратора 3 многоцелевого поля. По этому сигналу обработка данных в двухбайтном операционном блоке 9 ве- ° дется в направлении от старших к млад736106 ры 15 и 26 старших и младших полуслов. Б этом случае через селекторы

15 и 16 и через узел 17 сборки полуслов в первой половине такта передается старшее полуслово, во второй — м адшее. Точно также выполняется переключение импульсов вторым распределителем 28 импульсов (фиг. 3) в выходном коммутаторе 12. При обработке справа налево (нет сигнала изменен:ия !О направления обработки) второй распределитель 1 8 импульсов выдает импульс первой половины такта СИ2 в узел 1 9 занесения младшего полуслова и импульс второй половины такта СИ4 в узел 20 з 15 занесения старшего полуслова, т. е. в первой половине такта выполняется занесение в младшее полуслово, а во второйпоповине - в старшее полуслово выходного регистра 7 (фиг. 1). Появление сиг- 2о нала изменения направления обработки на управляющем входе 21 второго распределителя 18 импульсов (фиг. 3) приводит к обратному порядку занесения информации в выходной регистр 7, в первой 25 половине такта по импульсу СИ2 выполняется занесение в старшее полуслово, во второй по импульсу СИ4 — в младшее полуслов о.

Распределитель 13 или 18 импуль- 30 сов выполняет переключение последовательности синхроимпульсов при возникновении сигнала изменения направления обработки. Если этот сигнал отсутствует, на входы третьего и четвертого элемен- 3S тов И 22 и 23 (фиг. 4) через элемент

HE 24, поступает разрешающий потенциал, поэтому в первой половине машинного такта срабатывает элемент ИЛИ

25, во второй — элемент ИЛИ 26, в ре- 4О зультате последовательность выдачи импульсов на выходах распределителей 13 и

1 8 импульсов такова, что в первой половине такта работа производится над младшим полусловом операнда, во второй - 45 над старшим. Если сигнал изменения направления обработки присутствует, после . довательность выдачи импульсов на выходах расцределителей 13 импульсов или

18 меняется на противоположную„т. е. 50 в первой половине такта обрабатывается старшее полуслово, во второй - младшее.

В связи с тем, что обработка дан t х

55 в предлагаемом устройстве ведется по полуслову за каждую половину такта вместо одного баита (в известном), производительность устройства при выполне нии обработки данных слева направо повышается в два раза.

Формула изобретения

Устройство для обработки данных, содержащее микропрограммную память, три дешифратора микрокоманд, регистр микрокоманд, и входных регистров, Ф выходных регистров, коммутатор, операционный блок, блок синхронизации, причем выход микропрограммной памяти подключен ко входу регистра микрокоманд, первый, второй и третий выходы которого соединены, соответственно, со входами первого второго и третьего дешифраторов микрокоманд, выходы первого дешифратора микрокоманд соединены с первыми входами соответствующих выходных регистров, первый выходвторого дешифратора микрокоманд является выходом устройства, выходы третьего дешифратора микрокоманд подключены к первой группе входов коммутатора, вторая группа входов которого соединена с выходами входных регистров, первый выход блока синхронизации подключен ко входу микропрограммной памяти, отличающееся тем, что, с целью повышения быстродействия, в него введены входной коммутатор и выходной коммутатор, при этом второй выход второго дешифратора микрокоманд соединен с первыми группами входов выходного коммутатора и входного коммутатораа „вторые и треть и входы вы ход ных регистров соединены, соответственно, с первым и вторым выходами и выходного коммутатора, второй вход которого подключен к выходу операционного блока, вход которого соединен с выходом входного коммутатора, вторая группа входов которого подключена к выходам коммутатора, третий и четвертый входы входного коммутатора соединены, соответственно, с первым и вторым выходами блока ,синхронизации, третий и четвертый выходы которого подключены, соответственно, к третьему и четвертому входу выходного коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Патент США,М 3651476, кл. 340-172.5. 1972.

2. Патент .США М 3648246, кл. 340-172.5, 1972.

3. Патент США Ж 3500337, кл. 340-172.5, 1970.

736 106

Составитель А. Баранов

Редактор В. Зарванская Техред Н. Ковалева Корректор Т. Скворцова

Заказ 2277/7 Тираж 751 Подписное

13ННННН Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4