Резервированный делитель-формирователь

Резервированный делитель-формирователь

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ () 736382 (61) Дополнительное к авт. свид-ву— (22) Заявлено 06.12.77 (21) 2549613/18 2! с присоединением заявки ¹â€” (23) Приоритет— (51) М. Кл.

Н 03 К 23/02

Гооударствеииый комитет (53) УДК 621.374..44 (088.8) Опубликовано 25.05.80. Бюллетень № 19 по делан изсоретеиий и открытий

Дата опубликования описания 27.05.80 (72) Автор изобретения

И. С. Фридман (71) Заявитель (54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ вЂ” ФОРМИРОВАТЕЛЬ

Изобретение относится к импульсной технике и может быть использовано для организации синхронной работы каналов резервированного цифрового комплекса.

Известны резервированные делители импульсов (1) и (2) .

Первое из известных устройств содержит делитель частоты, элемент памяти, мажоритарный элемент, сигнал с выхода которого непосредственно используется для синхронизации работы делителей различных каналов (1).

Недостатком известного устройства является влияние одного отказа на синхронный пуск делителей при условии использования в качестве источников счетных импульсов автономных для каждого канала генераторов.

Наиболее близким по технической сущности является резервированный делительформирователь, содержащий счетчик на

D-триггерах, RS-триггер, элемент задержки на базе D-триггера, подключенного через мажоритарный элемент и элемент ИЛИ к запускающему входу счетчика (2).

Недостатком известного устройства является нарушение синхронного пуска счетчиков при одном отказе: например, отказ одного из каналов фиксируется на входе мажоритарных элементов как разрешающий сигнал для прохождения импульсов, снимаемых с элемента задержки собственного и сосе1него каналов. В этом случае мажоритарный элемент не может блокировать одну возможную неисправность, если источники счетных импульсов в каждом канале - независимые асинхронные генераторы.

Цель изобретения — повышение надеж1о ности работы устройств.

Поставленная цель достигается тем, что в резервированном делителе-формирователе, содержащем три канала деления, каждый

15 из KQTopbtx содержит источник синхронизирующих сигналов, выход которого подключен к первым входам элемента задержки и делителя частоты, выход которого подключен через элемент памяти ко второму входу элемента задержки, первый выход кото20 рого соединен с первым входом элемента

ИЛИ, а второй выход — через мажоритарный элемент со вторым входом элемента

ИЛИ своего канала деления и непосредственно со входами мажоритарных элементов

736382

3 других каналов деления, в каждый канал деления введены формирователь, одиночного импульса, двухфазный триггер, дополнительный элемент ИЛИ и элемент ЗИ-ИЛИ, при этом первый вход двухфазного триггера соединен с выходом элемента памяти, второй вход — — с выходом дополнительного элемента ИЛИ, а выход — с первым входом элемента ЗИ-ИЛИ, выход которого подключен к третьему входу элемента ИЛИ, выход которого через формирователь одиночного импульса подключен ко второму входу делителя частоты и ко второму входу элемента памяти, и второй вход формирователя одиночного импульса соединен с источником синхронизирующих сигналов, причем второй выход элемента задержки одного канала деления соединен со входами элементов ЗИ-ИЛИ каждого канала деления и со входами дополнительных элементов ИЛИ других каналов деления (2).

На чертеже представлена структурная электрическая схема резервированного делителя-формирователя.

Устройство содержит три канала деления. В состав каждого канала делсния Вхог!г!т источник 1 си 1xpoHH31lp "ющпх сигналов, формирователь 2 одиночного импульса, выход которого подключен к 3апускающему

I3ходу делителя 3 частоть:., выход делителя подключен к установочному входу элемента 4, который через элемент задержки 5 подключен к мажоритарным элементам 6.

В свою очередь элементы задержки 5 соседних каналов подключены к дву. фазному триггеру 7 через элемент ИЛИ 8. Кроме того, !3се элементы задержки через элемент

ЗИ-ИЛИ 9, ИЛИ 10, подключены к формирователю 2.

Резервированный делитель-формирователь работает следующим образом.

Г1ри включении питаюв!Нх напря)кений источники синхронизиру3ощих сигналов 1 возбуждаются и на счетный вход делителя 3 начинают поступать импульсы.

При переполнении делителя или дешифрации заданного количества импульсов Ilpoисходит срабатывание элемента 1 памяти.

Сигнал фазирования с выхода элемента памяти через элемент 5 задержки поступает на вход мажоритарного элемента. Кроме того. инверсный сигнал элемента 4 памяти переводит двухфазный триггер 7 в нулевое состояние, а сигнал с его выхода проходит через элемент ЗИ-ИЛИ 9. элемент ИЛИ 10 и разрешает срабатывание формирователя 2.

Как только происходит срабатывание элемента 5 задержки соседнего канала, двухфазный триггер 7 через элемент ИЛИ 8 переводится в единичное состояние.

В связи с этим одновременно на выходах элементов ЗИ-ИЛИ 9 и мажоритарного эле55 мента 6 возникает логический нуль. Если на выходе элемента задержки 5 собственного канала сформирован сигнал, то IlpoIIcxoдит запуск (обнуление) делителя 3 при по4 мо!ци формирователя 2. Таким образом, двухфазный триггер 7, элемент ЗИ-ИЛИ 9 при исправной работе каналов не оказывают впияние на синхронную работу делителей.

При отказе одного из соседних каналов, регистрируемого как логическая единица, двухфазные триггеры 7 работающих канаIoB переводятся в нулевое состояние и разрешают прохождение сигналов через элемент

9 по входам ЗИ. В результате этого формирователь 2 запускается только по совпадению сигналов фазирования собственного и соседнего каналов.

Если отказ регистрируется как логический нуль, то в этом случае мажоритарный элемент 6 блокирует неисправность, и запуск формирователя 2 происходит по совпадению фазирующих сигналов собственного и соседнего каналов.

При отказе двух соседних каналов по сигналам с выходов элемента задержки 5 типа логическая единица фазирующий сигнал через элемент ЗИ-ИЛИ 9 запускает формирователь 2 и этим самым обеспечивается периодичность работы устройства. Отказ двух соседних каналов типа логический нуль не блокируется. Однако, в этом случае элемент

ИЛИ 10 и формирователь 2 не препятствуют работе делителя 3 частоты.

Формула изобретения

Резервированный делитель-формирователь, содержащий три канала деления, каждый из которых содержит источник синхронизирующих сигналов, выход которого подключен к первым входам элемента задержки и делителя частоты. выход которого подключен через элемент памяти ко второму входу элемента задержки, первый выход которого соединен с первым входом элемента

ИЛИ, а второй выход — через мажоритарный элемент со вторым входом элемента

ИЛИ своего канала деления и непосредственНо со входами мажоритарных эленеHTQB друI.Hx каналов деления, отличающийся тем, что с целью повышения надежности работы устройства, в каждый канал деления введены формирователь одиночного импульса, двухфазный триггер, дополнительный элемент

ИЛИ и элемент ЗИ-ИЛИ, при этом первый вход дзухфазного триггера соединен с выходом элемента памяти, второй вход — с выходом дополнительного элемента ИЛИ, а выход — с первым входом элемента

ЗИ-ИЛИ, выход которого подключен к третьему входу элемента ИЛИ, выход которого через формирователь одиночного импульса подключен ко второму входу делите.пя частоты и ко второму входу элемента памяти, а второй вход формирова.геля одиночного импульса соединен с источником синхронизирующих сигналов, причем второй выход элемента задержки одного канала деления соединен со входами элементов ЗИ-ИЛИ каждого канала деления и со входами дополни736382

Iowan

Составитель В. Глатман

Редактор Н. Катаманина Техред К. Шуфрнч Корректор Н. Стен

Заказ 2449/48 Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент> г. Ужгород, ул. Проектная, 4 тельных элементов ИЛИ других каналов деления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 427480, кл. Н 03 К 23/02, 1974.

2. Авторское свидетельство С СР № 477545, кл. Н 03 К 23/02, 1975 (прототип).