Адаптивный анализатор

Адаптивный анализатор

Иллюстрации

Показать все

Реферат

 

pi>737956

Сеез Соаетскни

Сецналнстнчфскнк

Республнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

1 (61) Дополнительное к авт. сеид-ву

"C -,, I (5!)М. Кл 2 (22) Заявлено 31.03.75 (21) 2118600/18-24 с присоединением заявки Йо, G 06 F .l 5/36

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет—

Опубликовано 300580 Бюллетень Мо 20

Дата опубликования описания 3005.80 (53) УДК 681,3 (088.8) (72) Авторы изобретения

Г.Г.Живилов,Г.С.Певзнер, С.К.Турченкова и А,„В.шадрин

Ь (71) Заявитель (54 ) АДАПТИВНЫЙ АНАЛИЗАТОР

Изобретение относится к средст, вам электроизмерительной техники и предназначено для многоцелевой адаптивной обработки кваэистационарных реализаций х «(t) случайных процессов с априорно неизвестными характеристиками (медиана, размах, скорость изменения автокорреляционной функции).

Оно может, например, использоваться в измерительно-вычислительных системах (ИВС) в качестве блока адаптивной первичной оперативной обработки по .измеряемым характеристикам квазистационарных реализаций случайных процессов.

Известны устройства для анализа случайных процессов, в котором реализован алгоритм. определения момента сходимости итеративно-вероятностного алгоритма измерения среднего по повто-2О римости смены знаков в конце участка, измерения fl).

Наиболее близким техническим решением к предлагаемому является устройство, состоящее из двух амплитудных детекторов, логического устройства,генератора образцового случайного сигнала, первого преобразователя, код-напряжение и реверсивного счетчика. Вход первого. амплитудного детектора соединен.с измеряемым сигналом, другие входы амплитудных детекторов параллельно соединены с выходом генератора обраэцового случайного сигнала. Выходы амплитудных де-. текторов через логическое устройство соединены с входом реверсивного счетчика, выход которого соединен через первый. преобразователь код-напряжение с входом второго амплитудного детектора (2) .

Недостатки этого устройства заключаются в отсутствии возможностей адаптивного выбора интервалов между соседними итеративными циклами, шага коррекции Ащ, диапазона по амплитуде и его смещения у генератора -образцоного случайного сигнала, частотного диапазона и верхней . час тоти генератораа образцового случайного сигнала.Это увеличивает погрешность, измерения оценок медианы при исследовании квазистаКионарных (нестационарных случайных процессов по медиане и по размаху на участках измерения) и сужает возможности известного устройства;

Цель изобретения — пОвышение точности оперативной обработки кваэиста737956,ционарных реализаций с априорно неизвестными параметрами.

Указанная цель достигается тем, что в адаптивный анализатор, содержащий первый и второй амплитудные ,детекторы, генератор образцового сигнала, логическое устройство, состоящее из элемента Исключительное ИЛИ и дешифратора знаков и весов, первый вход которого соединен с выходом элемента Исключительное ИЛИ,Первый и )Q второй входы которого соединены соот,ветственно с выходами первого и второго амплитудных детекторов,первые входы которых объединены и: подключены к выходу генератора образцового сигнала, второй вход второго амлитудного детектора соединен с выходом первого преобразователя код-напряжение, второй вход первого амплитудного детектора является входом анализатора, второй вход и выход детектора знаков и весов соединены соответственно с первым входом генератора об-. разцового сигнала и первым входом реверсивного счетчика, второй вход которого соединен с первым выходом 25 блока памяти, второй выход котОрого является первым выходом анализатора, втброй преобразоватЕлЬ код-иапрЯжеиие, блок сглаживания, управляемый источник опорных напряжений, делитель час- gg тоты и блок определения существенных ординат, вход которого соединен с вторым входом первого амплитудного детектора и является вторым выходом айализатора, первый и второй выходы блока определения существенных ординат соединены соответственно с третьим входом дешифратора знаков и весов (и является третьим выходом анализатора) и с первым входом втоpolo преобразОвателя код-напряжение, @ выход которого соединен с третьим входом первого амплитудного детектора, а второй вход подключен к первому выходу упраВляемого иСточника опорных напряжений, второй и третий вы- 45 ходы которого йодключены соответственно к второму входу генератора образцового сигнала и первому входу первого преобразователя код-напряжение, второй вход которого подклю- $g чен к первому выходу блока сглажива- . ния, второй выход и первый вход кото-, рого подключен соответственно к третьему выходу и входу блока памяти, четве Щй и пятый выходы которого соедйнены соответственно с выходами управляемого источника опорных . напряжений и делителя частоты, выход которого соединен с входом генератора образцового сигнала, при этом выход реверсивного счетчика подклю- бО чен к второму входу блока сглаживания.

Кроме того, блок определения существенных ординат содержит дискри-минатор уровней, дискриминатор экстре-45 мумов,первый и второй регистры и преобразователь временной интервал« код, первый выход которого является первым выходом блока, а второй выход соединен соответственно с первыми входами регистров, выходы которых объединены и являются вторым выходом блока, а вторые входы регистров соединены соответственно с выходом дискриминатора экстремумов и первым выходом дискриминатора уровней и. соответственно с первым и вторым выходами преобразователя временной интервал-код, при этом второй выход дискриминатора уровней соединен с входом дискриминатора экстремумов, а вход является входом блока.

На чертеже приведена блок-схема адаптивного анализатора.

Анализатор состоит иэ блока 1 памяти (параметров), блока 2 определения существенных ординат, первого 3 и второго 4 амплитудных детекторов, логического устройства 5, реверсивного счетчика б, блока 7 сглаживания, первого 8 преобразователя код-напряжение, генератбра 9 образцового случайного сигнала, второгО 10 преобразователя код-напряжение, управляемого источника 11 опорных напряжений . и делителя 12 частоты. Блок определения существенных ординат состоит иэ дискриминатора 13 экстремумов, дискриминатора 14 уровней, первого

15 и второго 16 регистров, преобразователя 17 временной интервал-код.

Логическое устройство состоит из дешифратора 18 знаков и весов, элемента Исключительное ИЛИ 19. Первые выходы первого 3 и второго 4 амплитудных детекторов параллельно соединены с выходом генератора 9 образцового случайного сигнала. Второй вход второго 4 амплитудного детектора соединен с выходом первого 8 преобразователя код-напряжение . Третий вход первого 3 амплитудного детектора соединен с исследуемым сигналом. Выходы первого 3 и второго 4 амплитудных детекторов соединены через первый и второй входы логического устройства

5 С входами схемы Исключительное ИЛИ

19, выход которой соединен с дешифратором 18 знаков и весов, другие входы которого соединены с третьими и четвертными входами логического устройства 5, через выход которого дешифратор 18 . знаков и весов соединен с первым входом реверсивного счетчика 6. Выход дискриминатора 14 уровней через вход блока 2.определения существенных ординат соединен с исследуемым сигналом. Один .выход дискриминатора 14 уровней соединен с входом дискриминатора 13 экстремумов. Другой выход дискриминатора 14 уровней параллельно соединен с первым 15 регистром и преобразователем 17 вре-менной интервал-код. Выход дискрнми737956

30,натора 13 экстремумов соединен с вторым 16 регистром и преобразователем 17 временной интервал-код, выход которого параллельно соединен с выходом первого 15 и второго 16 регистpos, параллельно соединенных по выходу с выходом блока 2 определения существенных ординат, второй выход которого соединен с выходом преобразователя 17 временной интервал-код.

Первый выход блока 2 определения существенных ординат соединен с первым входом второго 10 преобразо, вателя код-напряжение. Второй выход блока 2 определения существенных ординат соединен с третьим входом логического устройства 5. Выход реверсивного счетчика 6 соединен с первым входом блока 7 сглаживания.

Второй вход реверсивного счетчика 6 соединен с первым выходом блока 1 памяти параметров, первый, второй и третий выходы которого соединены соответственно со вторым входом блока

7 сглаживания, с выходом управляемого источника ll опорных напряжений, с входом управляемого делителя 12, 25

Я частоты.

Первый и второй выходы блока 7 сглаживания соединены соответственно с первым входом первого 8 преобразователя код-напряжение, входом блока 1 памяти параметров. Первый, второй, третий выходы управляемого источника 11 опорных. напряжений соединены соответственно с первый входом генератора образцового случайного Ц сигнала со вторым входом первого 8 преобразователя код-напряжение, со вторым входом второго 10 преобразователя код-напряжение. Выход -унравляе» мого делителя 12 частоты соединен со 4() вторым входом генератора 9 образцового случайного сигнала и с четвертым входом логического устройства 5.

Дискриминатор 14 уровней может иметь грубый шаг дискриминацйи по, 45 уровню д х 4 0,5 б, 6,среднеквад-ратическое значение сигнала х (t)E х (t), т.е. число уровней порядка 8-16 уровней на размах 2В, Дискриминатор 13 экстремумов решает задачу выявления моментов смены знаков приращений, т.е. попаданий в свои зоны уровней.

Анализатор работает следующим образом. исследуемый квазистационарный слу- 55 чайный сигнал х (t), содержащий аддитивную сумму центрированного Шума х (t) и медленной детерминированной составляющей m(t), подключается к третьему входу амплитудного детек- 40 тора и через вход блока 2 определения существенных ординат к выходу дискриминатора 14 уровней. В блоке

1 памяти параметров задаются начальные оценки медианы х, полуразмаха 65 х средних интервалов аt, t существенных экстремальных ), х< (tg и (х (С)} из существенных ординат х (t) . учитывая, что предлагаемый анализатор работает циклически с привязкой началов циклов к моментам появления экстремальных ординат (х (t)f, то рассмотрим, например, (к + 1)-ый цикл.

В блоке 2 определения существенных ординат сигнал х () поступает на дискриминатор 14 уровней, который кИ определяет мсвюнты (t — х àt, } и+л

d йоявления существенных ординат (x (t)} на третьем входе первого 3 амплитудного детектора. Дискриминатор

13 экстремумов по сигналам с дискри- минатора 14 уровней определяет моменнлл ты (t-X ь Сз } появления экстрел лл мальных (x ()) ординат нз сущест-. венных ординат (х (t)j

В начале (к + 1)-го цикла, например, в дискриминаторе 13 экстремумов Фиксируется момент (t -z появления экстремальной ординаты х

По сигналу с дискриминатора 13 экстремумов преобразователь 17 временной интервал-код преобразует интервалы между моментами появления сигналов с выходов дискриминатора 14 уровней и дискриминатора 13 экстремумов в ко- ды интервалов фt< и ас существенной и экстремальной ординат х „и хз . Коды интервалов n, = „и 7

Ъи K1 с преобразователя 17 временной ийтервал-код считываются во второй 16 и первый 15 регистры по сигналам с дискриминатора 14 уровней и дискримийатора 13 экстремумов. 1ак как интер вал ate„„e,„, то преобразование пройсходйт в реальном масштабе времени.

Одновременно с получением кодов

at и 4t . по сигналу с выхода ск+л э„лл преобразователя .17 временной интервалкод (в момент.его запуска по сигналу с дискриминатора 13 экстремумов) через второй выход блока 2 определения существенных ординат подается сигнал, который через третий вход логического устройства 5 запускает дешиФратор 18 знаков и весов.

С этого момента происходит последовательное определение текущих оценок медианы хм „,л, полуразмаха

xð среднйх интервалов 7., и ь 7з „, л" существенных и экстремальных ординат по однородным алгоритмам следующим образом. Экстремальная ордината. x „ через третий вход

737956

>

Хре = Хре + (х (k .+ 1 ) (ХХре 1 Х е ), к+л к р кол

Полученная оценка хр, со второго выхода блока 7 сглаживания поступает через второй вход блока 1 памяти

А, поступает в первый 3 амплитудный детвнтор, на который через первый вход подается случайное напряжение

U„ g„с выхода генератора 9 образцового случайного сигнала.,Предыдущая оценка полураэмаха х „ с пер. вого выхода блока 1 памяти параметров поступает через.второй вход в блок 7 сглаживания. С первого выхода блока 7 сглаживания эта оценка поступает через первый вход в первый 8 преобразователь код-напряжение, на выходе которого формируется напряжение Л „ (пропорциональное х„ „ ), которое поступает через ,второй вход на второй 4 амплитудный детектор, на который через первый. вход подается случайное напряжение

Плл„...Сигналы сравнения с выходов первого 3 и второго 4 амплитудных детекторов поступают через первый и второй входы логического устрой- 20 ства 5 на входы элемента Исключи. тельное ИЛИ 19, который формирует функционал сравнений по вероятности

В Р („«U„, „), в (6, U«„ )} в виде сигналов +1, - 1 и О.

Сигнал +1, или -1, или О с выхода элемента Исключительное ИЛИ поступает в дешифратор 18 знаков и весов, который формирует шаг коррекции + е mpe ЗО или — л mp„ или О в реверсивный счетчик 6. Величина h mpe может быть, например, равна 4.С блока 1 памяти параметров через первый его выход на второй вход реверсивного счетчика б записывается предыдущая оценка полуразмаха хне„ и определяется текущая грубая оценка полуразмаха с помощью сигнала коррекции с выхода дешифратора 18 знаков и весов (например, равного 4, посту- 40 пающего на третий триггер реверсивного счетчика 6 по первому выходу)

rio алгоритму л

Хре —. хре + ь щре 6лР (хэ к Upped q ) к клл эк 45

Р (U„ i Пк+л,41} (1 )

Грубая оценка хр c реверсивного счетчика б поступает через первый вход в блок 7 сглаживания, куда также с первого выхода блока 1 памяти $0 параметров через второй вход блока 7 сглаживания; поступает оценка полуразмаЫа хр,„ и формируется разность вида („, (k + 1) (I2p „ I — хре„ )< где g„(k + 1) (k + 1)-ый вес вида 55 .2 ("+"> . Полученная разность суммируется с предыдущей оценкой полуразмаха хре„ в блоке 7 сглаживания .и Формируется текущая сглаженная оценка полуразмаха параметров на место предыдущей оценки kp+Ä °

Определение текущей оценки медианы хие„,л начинается в момент появления первой существенной ординаты.х после появления х,„ . В этот момент по сигналу с преобразователя 17 временной ин 1ервал-код через второй выход блока 2 определения существен» ных ординат подается сигнал появления х „ через третий вход логического устройства 5 на дешифратор 18 знаков и весов.

Существенная ордината х „ через третий вход поступает в первый 3 амплитудный детектор, на который через первый вход подается случайное напряжение U„,„äñ выхода генератора

9 образцового случайного сигнала.

Предыдущая оценка медианы хне„ с первого выхода блока 1 памяти йараметров поступает через второй вход

:в блок 7 сглаживания. С первого выхода блока 7 сглаживания оценка х л

Иек поступает через первый вход в первый

8 преобразователь код-напряжение, на выходе которого формируется напряжение б,„„ х е,, которое поступает через второй вход на. второй 4 амплитудный детектор, на который через первый вход подается случайное напряжение U

В в(к,„, U„„,), Р(Ц„,„, UÄ+ )I в виде сигналов +1, или -1, или О.

Один из этих сигналов с выхода схемы

Исключительное ИЛИ 19 поступает в дешифратор 18 знаков и весов, который Формирует шаг коррекции +лв„, HJIH 0 II реверсивный счетчик 6. Величина a m e может быть равной .а щреили быть в 2 раза меньше .

a mpe, например, ьв„е= 2. Это значит, что сигнал коррекции поступает на первый вход реверсивного счетчика

6 на второй его триггер.

Перед этим с блойа 1 памяти параметров через первый его выход на второй вход реверсивного счетчика б записывается предыдущая оценка медианы хьюг„ и.определяется текущая грубая оценка медианы по алгоритму аналогичному (1) и хме = хме + 6 mph ВЬ (х р Uк+л л)

I

Пк+ л 6 (3)

k, л

Грубая оценка х „c реверсивного счетчика б постуйает через первый .вход., в блок 7 сглаживания, куда также с первого выхода блока 1 памяти параметров через, второй вход блока

7 сглаживания поступает предыцущая

737956

l0 сглаженная оценка медианы Х„ и формируется разность вида (((k + l)(x - х ), . ие„„ме „ где q„(k + 1)=2 " "") °

ПолУченная разность суммируется с предыдущей оценкой медианы К в блоке 7 сглаживания и определяется текущая сглаженная сценка медианы. х ме хме + х (k + 1 ) (х ле кол к л

30 (4)

Полученная оценка «хж со второго выхсда блока 7 сглаживания поступает через второй вход в блок 1 памяти параметров на место предыдущей оценки х

Определение текущей оценки среднего интервала ь tc,,,„ „начинается после опРеДелениЯ dtc +л в пРеобРазо- Щ вателе 17 временной ийтервал-код блока 2 определения существенных ординат сразу после определения хме „.,„°

Для этого код ь 1с„,„с выхода первого 15 регистра через первый выход 2 блока определения существенных ординат поступает на первый вход в торого 1 0 преобраз ователя коднапряжение, который преобразует at „ в напряжение Uc„,„, поступающее с его выхода на второй вход первого 3 амп-. литудного детектора, а сигнал х (t) блокируется, В этот момент в дешифраторе 18 знаков и весов логического устройства 5 подготавливается формирование шага,k,ю по сигналу с второго входа блока 2 определения ординат.

Через первый вход первого 3 ампли тудного детектора подается случайное 40 напряжение Пк+л, c выхода генератора 9 образцового случайного сигнала.

Предыдущая оценка среднего интервала d иск с первого выхода блока 1 памяти параметров поступает через 45 второй вход в блок 7 сглаживания.С первого выхода блока 7 сглаживания оценка dt« йоступает через первый вход в первый 8 преобразователь коднапряжение, на выходе которого фор- щ() миРУетсЯ напРЯжение П,К - dt к, которое поступает через второй вход на второй 4 амплитудный детектор, на который через первый вход подает« . ся случайное напРяжение Пк,л, . Сигналы сравнений с выходов первого 3 и второго 4 амплитудных детекторов поступают через первый и второй входы логического устройства 5 на входы элемента Исключительное ИЛИ

19, который формирует функционал сравнений по вероятности

1 Ск ° ки з ск кл,л в виде сигналов +1, или -1, или О.

Один из этих сигналов с выхода эле- 45 л мента Исключительное ИЛИ 19 поступает в дешифратор 18 знаков и весов, который формирует шаг коррекции +ьв, или — Am<, или О в реверсивный счетчик б по первому входу.

Величина этого шага может быть

Равной ь тле, dms или, напРимеР„8.

« Это значит, что сигнал коррекций поступил на четвертый триггер реверсивного счетчика. Перед этим с блока 1 памяти параметров через первый выход на второй вход реверсивного счетчика 6 записывается предыдущая оценка среднего интервала Т и определяется текущая грубая оценка среднего интервала по алгоритму аналогичному (1), (3) . — + лю 8I P(U,, U„), с ск с ск К+л,ъ л

Грубая оценка а с„,„с реверсивного счетчика 6 постугает через первый вход в блок 7 сглаживания, куда также с первого выхода блока 1 памяти параметров через второй вход блока 7 сглаживания поступает предыдущая сглаженная оценка среднего интервала л t и формируется сначала разность )(,(k+1) (t. „,„-ь,„), (k+1) = 2 р а затем сумма, равная текущей оценке среднего интервала. с — s tc + gq (k+1) (at с (6)

Полученная оценка A tq „,„со второго выхода блока 7 сглаживания поступа« ет через второй вход в блок 1 памяти параметров на место предыдущей оценКИ d t«.

Определение текущей оценки среднего интервала ts„,„экстремальных ординат начинается йосле определения д1 „,лв преобразователе 17 временной интервал-код блока 2 определения существенных ординат .

Для этого код at,„,„с выхода вто- рого 16 регистра через первый вход блока 2 определения существенных ординат поступает на первый вход второго 10 преобразователя код-напряжение, который преобразует ь t,„,„ в напряжение Пэ„ „, поступающее с его выхода на второй вход первого 3 амплитудного детектора, а сигнал х (t) блокируется.

Далее определение d t9„ происходит аналогично описанному выше определению d t<„,по алгоритмам (5) (6).

Полученная оценка со второго выхода блока 7. сглаживания поступает через второй выход в .блок 1 памяти параметров на место предыдущей оценки dt9K

Следующий цикл к + 2 аналогичен циклу к +. 1 и происходит с момента появления экстремальной ординаты .хъяц

737956

После Ng циклов в блоке 1 памяти яараметров определяют оценки медйаны

ы х„„ „, полураэмаха х ре„, средних интервалов с с„ и л „ существенных х,. (t)) и экстремальных ординат р х (t)) .

По оценке х ре„, поступающей СО второго выхода блока 1 памяти параметров в управляемом источнике 11 . опорных напряжений вйбирается оптимальный диапазон опорных напряжений Up+ которые с первого, второго и третЬего выходоев упрвавляеМого" источ ника 11 опорных напряжений, соответственно, поступают в генератор 9, через второй вход в перный 8 преобразователь код-напряжение, через второй нход — во второй 10 преобра зователь код-напряжейие.

По оценке х}}е „, поступающЕй ана.логично хд„ в. управляемый источник

11 опорных йапряжений диапазон oIIтимальных опорных напряженнй смеща ется на величину напряжений U

< Нем °

По оценке < te}» (при анализе тй и гладких сигналов) или по оценке .4 t (при анализе зашумленных поме ссф, () ) сигналов х (t) =х (t)+m(t)+

+ Z (), поступающей с тРетьето выхода блока 1 памяти на вход управляемого делителя 12 частоты, с помощью послед-30 него выбирается интервал стробирова1 ния g t ai,,по четвертому входу логичес-. кого устройства 5 в дешифраторе 18 энаКоВ и весов, а также по второму входу генератора 9, в последнем выбирается Я опорна," . частота Е= a t где dtg

-AVc}4 ИЛИ Ato

Кроме того, моменты, появления суКтй щестненных (t —,„„. 2 . д1е„,„) и экс- .тремальных (t -x. Atg„,„1 ординат х,(t)) и (х., () I могут подаваться через второй выход блока 2 определения существенных ординат с преобразователя 17 временной интервал-код в другие блоки системы. С четвертого 4 входа блока 1 памяти параметров можно считывать .текущие оценки медианы хщ,„, полуразмаха хре}„ средних интервалов д1 "и Atq> в блбк и системы управления" для реьшения задачи адаптивного центрирования, масштабирования при кодировании и адаптивной диск атизации по времечки при "-много целевой обработке случайного сигнала х (t)

Выбор ин терзала стробирования

At< и верхней частоты Х,„н данном

"-устройстве по текущим оценкам II „ или II t > позволяет существенно по- высить точность оперативной (за априорно заданное число "циклов Ng) веро- 60 ятностной обработки случайного процесса, в которых выбор at и f производится одинакового и по весьма неточным итеративно- знаковым алго ритмам, точность которых в 3-8 раз 6$ хуже, чем у алгоритмов измерения средних интервалов асс} и к .э} i предложенных в данном устройстве.

Оптимальное сглаживание грубых

Л у Л оценок хьве„„, хре„, ь 1скм г з в данйом анализаторе достигнуто введением блока 7 сглаживания в контур обратной связи и адаптивным управлением его постоянной, сглаживания

Т© = (Ng at ) ", причем время выбора Т сведено до 5-7 интервалов и коррекции. сигнала х (t) за счет привязки началов циклон „работы устройства к моментам, I t — $ д С и (t — . a t,„,„), что увеличило декоррелиронайность измерений .в соседних циклах и в 3-4 раза улучшило сходимость аналогичных друг другу процедур определения оценок мй1,у хне }й г с}й у " ъ °

В предложенном устройстве за счет оперативного адаптивного смеще-. ния по Пм - хме т масштабирова}й }с ния Upe> õ, и адаптивной дискретире нации по времени,at at z или и д1э}й, Ед = .й. to . существенно расширена возможность и повышена точность оперативной обработки квазистационарных реализаций с априорно неизвестными оценками текущих медианы, полуразмаха и скорости изменения корреляционной. функции.

Формула изобретения

1. Адаптивный анализатор, содержащий первый и второй амплитудный деv текторы, генератор образцового,сигнала, логическое устройство, состоящее из элемента Исключительное ИЛИ. и дешифратора знаков и весов, первый вход которого соединен с выходом элемента

ИсключительнОе ИЛИ, первый и второй входы которого соединены соответственно с выхоДами первого и второго амплитудных детекторов, первые входы которых объединены и подключены к выходу генератора образцового сигнала, второй вход второго амплитудного детектора соединен с выходом перного преобразбвателя код-напряжение, второй вход первого амплитудного детектора является входом анализатора, второй вход и выход дешифратора знаков и весов соедийены соответственно с первым входом генератора образцового сигнала и первым входом реверсивного счетчика, второй нход которого соединен с первым выходом блока паМяти, второй выход которого является первым выходом анализатора,о т л и— ч а ю шийся тем,что,с целью повышения точности работы анализатора,в него введены второй преобразователь код-напряжение, блок сглаживания, управляемый источник опорных напря жений, делитель частоты и блок определения существенных ординат, вход

737956

ЪФф ь

pе фе, 44gp

Составитель Э.Сечина

Техред О Легеза Корректор В.Зутяга

Редактор В.Романенко

Заказ, 2566/8

Тираж 751 Подписное

ЦЧИИПИ ГосударственНого комитета СССР по делам изобретений и открытий

13035 Москва Ж-35 Раушская наб., д. 4/5

I I

Ф

Филиал ППП Патент,. r. Ужгород, ул. Проектная, 4 которого соединен с вторым входом

nepioro амплитудного детектора и является вторым выходом анализатора, первый и второй входы блока определения существенных ординат соединены соответственно с третьим входом дешнф-5 ратора знаков и весов (и является третьим выходом анализатора) и с первым входом второго преобразова теля код-напряжение, выход которого соединен с третьим входом первого амплитудного детектора, а второй вход подключен к первому выходу управляемого источника опорных напряжений, второй и третий выходы которого подключены соответственно к второму входу генератора образцового сигнала и первому входу первого преобраэсвателя код-напряжение, второй вход которого подключен к первому выходу олока сглаживания, второй выход и .первый вход которого подклю- 20 чены соответственно к третьему вы ходу и входу блока памяти, четвертый и пятый выходы которого соединены соответственно с входами управляемого источника опорных напряжений 25 и делителя частоты, выход которого соединен с первым входом генератора образцового сигнала, при этом выход реверсивного счетчика подключен к второму входу блока сглаживания.

2. Анализатор по п.l о т л ич а ю шийся тем, что, блок определения существенных ординат содержит дискриминатор уровней, дискриминатор экстремумов, первый и второй регистры и преобразователь временной интервал-код, первый выход которого является первым выходом блока, а второй выход соединен соответственно с первыми входами регистров, выходы которых объединены и являются вторым выходом .блока, а вторые входы регистров соединены соответственно с выходом дискриминатора экстремумов и д1еррым выходом дискриминатора уровней и соответственно с первым и вторым выходами преобраэ ователя временной интервал-код, при этом второй выход дискриминатора уровней соединен с входом дискриминатора экстремумов, а вход является входом блока.

Приоритет по п.2 от 03 ° 08.1977.

Источники информации, принятые во внимание пои экспертизе

1. Авторское свидетельство СССР

9491962, кл. 6 06 Р 15/36, 1971

2. Авторское свидетельство СССР

9307409, кл. G 06- F 15/36, 1969., (прототип).