Задатчик интенсивности

Задатчик интенсивности

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

«»738076 е (61) Дополнительное к авт. свид-ву— (51)М, Кл.2 (22) Заявлено 22,1276 (21) 2432055/24-07 с присоединением заявки И9—

Н 02 Р 5/00

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 30.05.80, Бюллетень Мо 20

Дата опубликования описания 30.05.80 (53) УДК 621. 316 ° ,718.5 (088.8) (72) Авторы изобретения

В.А.Романов, В.A.Ãoðîäåöêèé, А.В.Тихонов и В.Н.Павлов!

Научио-производственное объединение Энергоцветмет (71) Заявитель (54 ) ЭАдАтчик интенсиВности

Изобретение относится к электрОприводам, а именно к задатчикам интенсивности, обеспечивающим преобразование быстро изменяющегося saдающего сигнала в зависимое от вре» мени напряжение постоянного тока, которое является заданием во времени скорости электропривода..

Известен эадатчик интенсивности, содержащий соединенные последователь-. но операционный усилитель с регулируемым ограничителем в обратной связи с парафазными выходами, замкнутые с общей отрицательной обратной связью, два компаратора и логический элемент И, выход которого связан с управляющим входом регулируемого, ограничителя,а два входа — с выходами соответствующих компараторов,причем выход операционного усилителя подклю- О чен к неинвертирующему входу первого и к инвертирующему входу второго компаратора, а выход интегратора связан с инвертирующим входом первого2 и неинвертирующим входом второго компаратора (1).

Это устройство позволяет получить различные темпы разгона и торможения, однако не обеспечивает возможности формирования многопериодных диаграмм выходного напряжения задатчика.

Наиболее близким к предпоженному т1о технической. сущности и по достигае1 мому результату является задатчик интенсивности, содержащий входной усилитель с ограничением его выходного напряжения, интегрирующий усилитель с инвертирутощим и неинвертирующим выходами, цепь отрицательной обратной связи, охватывающей задат3 чик, дополнительный усилитель с ограничением его выходного напряжения, два входа которого .подключены к дополнительному источнику напряжения и к выходу интегрирующего усилителя, а выход соединен со входом интегрирую щего усилителя (2j.

Вместо интегрирующего усилителя с инвертирующим и-неинвертирующим выходом может быть использован интегрирующий усилитель с инвертирующим выходом и дополнительный инвертирующий усилитель. Это устройство также не обеспечивает возможности формирования многопериодных диаграмм выходного напряжения задатчика.

Цель изобретения - обеспечение возможности формирования многопериод

738076 I 4 йых симметричных и несимметричйых диаграмм выходного напряжения задатчика. Эта цель достигается тем, что задатчик интенсивности, содержащий входной усилитель с включенным в цепь его обратной связи устройством ограничения напряжения, последовательно соединенные интегрирующий и инвертирующий усилители и цепь жесткой отрицательной обратной связи, †охватывающ задатчик, снабжен подключенным к выходу интегрирующего усилйтеля неинвертирующим релейным усилителем, включенными между выходом входного усилителя и суммирующей точ кой интегрирующего усилителя основ ными цепями задания скорости изменения выходного напряжения задатчика, каждая из которых образована последо " вательно соединенными резистором и диодом, подключенными параллельно резисторам указанных основных цепей и 20 выполненными в виде последовательно соединенных резистора и диода дополнительными цепями задания скорости изменения выходного напряжения задатчика, подключенными к точкам между резистором и диодом указанных основных и дополнительных цепей ключе" "вймй элементами, при "этом" уйравляющие входы ключевых элементов основных цепей Задания скорости изменения выходного напряжения эадатчика соединены с выходом неинвертирующего релей ного" усилителя, а управляющие входы дополнительных цепей задания скорости изменения выходного напряжения задатчика соединены с выходами интегрирующего и инвертирующего усилителя.

На фиг.1 представлена функциональная схема предложенного задатчика интенсивности; на фиг.2 — диаграмма 40 входного и частный случай диаграммы выходного напряжения, поясняющие работу задатчика, Задатчик .интенсивности содержит . входной усилитель 1, с ключенным в цепи его обратной связи устройством ограничения напряжения 2, последовательно соединенные интегрирующий усилитель 3 с включенным в цепи его обратной связи конденсатором 4 и инвертирующий усилитель 5, цепь жесткой отрицаТельной обратной связи б, охватывающей задатчик, подключенный к выходу интегрирующего усилителя 3 неинвертирующий релейный усйлйтель 7, "включенные между выходом входного усилителя 1 и суммирующей точкой интегрирующего усилителя 3 основные цепи задания скорости изменения выходного напряжения задатчика, каждая

-"йз котОрых образована последователь- 60 йо соединенными резистором"и" (иодом (первая основная цепь — резистор 8 и диод 9, вторая основная цепь - резистор 10 и диод 11, третья основная цепь — резистор 12 и диод 13, четвер 65 тая основная цепь — резистор 14 и диод 15), подключенные параллельно резисторам Указанных основных цепей

H Bbl7IOJIHeHHble В ВИде последсвательно соединенных резистора и диода дополнительные цепи задания скорости изменения выходного напряжения задатчика (первая дополнительная цепь — резистор

16 и диод 17, вторая дополнительная цепь - резистор 18 и диод 19,третья дополнительная цепь — резистор 20 и диод 21,четвертая дополнительная цепь - резистор 22 и диод 23),подключенные к общим точкам резисторов и диодов в укаэанных основных и дбполни- тельных цепей ключевые элементы 24,25, 26,27,28,29,30,31, причем. управляющие входы ключевых элементов 24, 25, 26, 27 основных цепей задания скорости изменения выходного напряжения задатчика соединены с выходом неинвертируюшего релейного усилителя 7, а управляющие входы .ключевых элементов

28 29 30 31 дополнительных цепей задания скорости изменения выходного напряжения эадатчика соединены с вы— ходами интегрирующего 3 и инвертирующего 5 усилителей.

В исходном состоянии в моменты времени 1„, когда О „ = О, открыты две основйые цепи задания скорости изменения выходного напряжения задатчика. первая (резистор 8 и диод 9) и третья (резистор 12 и диод 13), а вторая и четвертая основные цепи блокированы нулевым потенциалом с неинвертирующего релейного усилителя

7 через ключевые элементы 25 и 27, при этом все дополнительные цепи задания скорости изменения выходного напряжения задатчика блокированы нулевым потенциалом через ключевые элементы 28, 29, 30, 31.

При подаче в момент времени на входной инвертирующий усилитель l

Дискретного сигнала U>z (фиг.?) напряжение на его выходе изменяется скачком до величины напряжения ограничения UpÄ, определяемой уставкой устройства 2 ограничения напряжения.

Напряжение положительной полярности, равное Uppp, через первую основную цепь задания скорости изменения выходного напряжения задатчика (резистор 8 и диод 9) поступает на вход интегрирующего усилителя 3, Третья основная цепь (резистор 1 2, диод 13) разомкнута для положительного сигнала обратно включенным диодом 13.

При появлении на выходе интегрирующего усилителя 3 сигнала, отличного от Нуля, срабатывает неинвертирующий релейный усилитель 7, на выходе которого скачком появляется напряжение отрицательной полярйости.

При этом ключевой элемент 25 разомкнется и деблокирует вторую основную цепь задания (резистор 10 и диод 11), i

73807б ю f6

Я R

4-5 R + я ю ts однако вторая основная цепь задания для положительного сигнала закрыта .диодом 11, третья основная цепь задания (резистор 12 и диод 13) блокируется нулевым потенциалом замкнутого ключевого элемента 25, четвертая основная цепь задания (резистор 14 и диод 15) по-прежнему блокирована ключевым элементом 27.

С момента времени t< до момента времени 12 интегрирующий усилитель

3 линейно развертывает во времени сигнал UD„P с постоянной времени интегрирования Т„ = Н ° C4 . Выходное напряжение задатчика U = — U бы огР р, g

В момент времени 12, когда выходное напряжение интегрирующего усилителя

3 сравняется по модулю с напряже кием смещения + U ключевого элемен-. та 28, последний разомкнется, деблокируя первую дополнительную цепь (резистор 16, диод 17). Ключевой элемент 28 выполнен, например, на транзисторе n-p — n-проводимости. С этого момента сигнал U поступает на вход интегрирующего усилителя 3 но двум цепям — первой основной и первой дополнительной-и интегрирование идет с постоянной времени

2-5 2 R + R16 4 ю 1-2 2-

Количество дополнительных цепей в каждой основной цепи задания определяется числом изломов на диаграмме выходного напряжения задатчика интенсивности и задается требованиями конкретного электропривода. Когда выходное напряжение инвертирующего усилителя 5 (Б ц» ) сравняется по" модулю с напряжейием смещения — 0 ключевого элемента 29, последний разомкнется, деблокирует вторую допол нительную цепь (резистор 18 и диод 19 однако эта цепь останется закрытой для входного положительного напряжения диодами 19 и 11.

В момент t>, когда выходное на« пряжение задатчика (пь ц );сравняется по модулю с входным напряжением (Б „ ), напряжение на выходе входного инвертирующего усилителя 1 резко падает до нуля и процесс интегрирования прекращается.

В момент времени t4 при смене знака входного напряжения полярность напряжения Uo„ðìåíÿåòñÿ на отрицательную. Напряжение U,(, поступает на вход интегрирующего усилителя

3 через открытые вторые основную (резистор 10 и диод 11) и дополни.тельную (резистор 18, диод 19) цепи задания скорости изменения выходного напряжения задатчика.

Интегрирование идет с постоянной времени

В момент времени t<, когда выходйое йХпряжение ий вертируйще о усилий="

" теля 5 вновь q сравняется по модулю с напряжением смещения U ключевого элемента 29, последний замыкается, блокируя вторую дополнительную цепь задания (резистор 18, диод 19) . С этого момента интегрирование идет с постоянной времени ю С4, т. е. Т4.5 (Ts e.

В момент времени tt; напряжение на выходе неинвертирующего релейного усилителя 7 скачком также Меняет полярность на положительную. При этом по сигналу с неинвертирующего релейного усилителя 7 ключевыми элементами 2Ь, 27 деблокируются третья и четвертая основные цепи задания, ключевыми элементами 24, 25 блокируется первая и вторая основные цепи заданий. Однако четвертая основ-!

gQ .ная цепь задания будет закрыта для отрицательного входного сигнала- диб-— дом 15. Напряжение U0 поступает на — вход" интегрирующего усилителя 3 че""рез треть»о основную Tie à (резистор 12, диод 13) . Третья дополнительная цепь задаййя (резистор 20„ диод 21) блокирована ключевым элементом 30, так как

l U z! 7 lU > » = 0 (. Интегрирование идет с постоянной времени Ть = Rt2 C4

Зо В момент времени t когда выходное напряжение интегрирующего усилителя

3 сравняется по модулю с напряжением

° смещения U », ключевого элемента 30, Ф ! последний разомкнется, деблокируя

3$ третью дополййтельнуй цейь задания (резистор 20, диод 21). С этого момента интегрирование идет с постоянной времени

Т вЂ” ° С, т.е т тт

"а Rao

6-7 7-8

<2 20

Когда выходное напряжение инвертирующего усилителя 5 сравняется по модулю с напряжением смещения Б, ключевого элемента 31, последний разомкнется, деблокируя четвертую дополнительную цепь задания (резистор 22, диод

23), однако эта цепь остаемся закрытой для входного отрицательного напряжения диодом 23. В момент времени когда выходное напряжение задатчика U „„сравняется по модулю с входным напряжением U>>, напряжение на выходе входного усилителя резко падает до нуля и.интегрирование прекращается, В момент времени t> при смене знака входного напряжения полярность напряжения U вновь меняется на полоЖительную. Напряжение (1„рпоступает на вход интегрирующего усйлителя 3 через открытые четвертую основную

40 (резистор 14, диод 15) и четвертую дополнительную (резистор 22, диод 23) цепи задания, а третья основная и третья дополнительная цепи задания закрыты диодами 13 и 21 дл л положи65 тельного входного сигнала.

738076

Ос тальные цепи з адани я блокированы. Интегрирование идет с постоянной времени

14 22

89 R +В 4 н 22

В момент времени t,, когда выходное 5 напряжение инвертирующего усилителя

5 вновь сравняется ; по модулю с напряжением смещения U, ключевого элемента 31, последний замыкается, блокируя четвертую дополнительную 10 цепь задания (резистор 22, диод 23) .

С этого момента интегрирование идет с постоянной времени Т, „= В,4- С„, т.е.

1ю-« Тв-9

В момент времени t«, когда напря- )g жение на выходе интегрирующего усилителя 3 меняет полярность на противоположную, напряжение на выходе неинвертирующего релейного усилителя 7 также меняет полярность на отрицательную. С этого момента работа задатчика интенсивности циклически повторяется.Работа задатчика интенсивности описана на примере случая, когда интенсивность выходного сигнала после точек излома возрастает. Если не.обходимо уменьщить интенсивность после точек излома, то ключевые элементы соответствующих дополнительных каналов выполняются таким образом, что дополнительные каналы откры- 30 ваются одновременно с основными каналами при переходе диаграммы через нуль и закрываются в точках излома.

Уровень напряжения в точках излома

i эадатчике задается величиной на- 35 пряжений смещения ключевых элементов 28, 29, 30, 31.

Использование изобретения позволит осуществить независимую уставку углов наклона и создать перемен- 40 ную крутизну фронтов каждой ветви

" диаграммы выходйого напряжения задат чика интенсивности. Это расширит его функциональные возможности, Формула изобретения

Задатчик интенсивности, содержащий входной усилитель с включенным в цепи его обратной связи устройством ограничения напряжения, последовательно соединенные интегрирующий и инвертирующий усилители и цепь жесткой отрицательной обратной связи, охватывающей задатчик, о т л и ч а ю щ и йс я тем, что, с целью обеспечения возможности формирования многопериодных симметричных и несимметричных диаграмм выходного напряжения задатчика;, в него введены подключенный к выходу интегрирующего усилителя, неинвертирующий релейный усилитель, включенные между выходом входного усилителя и суммирующей точкой интегрирующего усилителя основные цепи задания скорости изменения выходного напряжения эадатчика, каждая из которых образована последовательно соединенными резистором и диодом, подключенные параллельно резисторам указанных основных цепей и выполненные и виде последовательно соединенных резистора и диода дополнительные цепи задания скоростн изменения выходного напряжения задатчика, подключенные к общим точкам резисторов и диодов указанных основных и дополнительных цепей ключевые элементы, при этом управляющие входы ключевых элементов основных цепей задания скорости изменения выходного напряжения задатчика соединены с выходом неинвертирующего релейного усилителя, а управляющие входы ключевых элементов дополнительных цепей задания скорости изменения выходного напряжения задатчика - с выходом интегрирующего и инвертирующего усилителей.

Источники информаций принятое во внимание при экспертизе

1. Авторское свидетельство ссср

9489075, кл . 0 05 В 11/00, 1973.

2. Патент ФРГ Р 1126487, кл. 21 с 59)36 1967.

738076

pea. r

7,2

ЦНИИПИ Заказ 2825/34

Тираж 783 Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 > 4 4 Ф х 4 < 4 4ю ц

Pu . Z