Преобразователь цифрового кода в частоту следования импульсов

Преобразователь цифрового кода в частоту следования импульсов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 131276. (21) 2428250/18-21 (51) М

Союз Советских

Соцналнстическнх

Республик

Н 03 К 13/24 с присоединением заявки ¹

Государственный комитет

СССР

fIo делам изобретений и открытий (23) Приоритет (53) УДИ r 81. 325 (088. 8) Опубликовано 3005.80. Бюллетень ¹ 20

Дата с публикования описания 3005.80 (72) Автор изобретения

Б. В, Чистяков (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ЦИФРОВОГО КОДА В ЧАСТОТУ

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к области импульсной и измерительной техники и может быть использовано также в системах автоматики и вычислительной техники.

Известно устройство преобразования кода в частоту импульсов, содержащее регистр, счетчик импульсов, вход которого соединен с выходом генератора импульсов, диодный дешифратор, к входным шинам которого подключены выходы регистра и счетчика, а выходные шины соединены с входами элемента ИЛИ, соединенного обратной св язью с входом Сброс счетчика (1).

Недостатками известного устройства являются ограниченный диапазон преобразования, низкие точность и надежность. 2О

Известен также преобразователь цифрового кода в частоту следования импульс ов, содержащий три счетчик а импульсов, два регистра памяти, три группы элементов И переноса, пять элементов И, выходную клемму, три ,элемента задержки, вход последнего из которых подключен к входу второго триггера, к первому входу пятого элемента И и к выходу четвертогр элемента И, а выход - к счетному входу третьегб триггера, Разрядные входы первого регистра памяти подсоединены к клеммам подачи входного кода, а его выходы связаны с первыми входами первой группы элементов И переноса, вторые входы которых подключены к выходу первого счетчика, к входу первого триггера и к первому входу второго элемента И, а выходы — к оазрядным входам первого счетчика, счетный вход которого подсоединен к выходу первого элемента И, первый вход которого связан с клеммой подачи управляющего сигнала, а второй — с первой клеммой подачи импульсов эталонной частоты, Первый вход третьего элемента И подключен к второй клемме подачи импульсов эталонной частоты, а другой его вход связан с единичным выходом четвертого тригге-ра, Второй вход второго элемента И подсоединен к единичному выходу второго триггера, а выход — к счетному входу второго счетчика, разрядные выходы которого связаны с первыми входами второй группы элементов И переноса, вторые входы которых че-738158 --Ф вь . с. 1

Т ьт„-ьт„ьТ вЂ” ьТ

20 N =et — + — "" =N " " (21

2. т

ВЬЮ СЧ.1 BbrX СЧ,1 Bb>X.СЧ Х вью.cu

=т, °; — -<.т -a 1 эт к н

Ьых.Сц рез второй элемент задержки связаны с клеммой йодачи сигналов временного интервала, с выходом установки в исходное состояние второго регистра памяти, с первым входом четвертого элемента И и через первый элемент задержки - с входом установки в нуль второго счетчика импульсов. Выходы второй группы элементов И переноса подсоединены к разрядным входам второго регистра памяти, разрядные выходы которого подсоединены к первым входам третьей группы элементов И переноса, выходы которих связаны с разрядными входами третьего счетчи ка. Второй вход четвертого элемента

И подключен к единичному выходу пер- 15

soro триггера, а третий — к нулевому выходу четвертого триггера, выход которого связан с выходом пятого элемента И, второй вход которого подсоединен к единичному выходу третьего триггера (2).

Недостатками известного устройства являются низкая точность, ограниченный диапазон значений преобразуе-, мого кода и невысокое быстродейст- . вие. Это обусловлено тем, что при увеличении значений входного кода N частота импульсов на выходе первого счетчика уменьшается, что приводит к увеличению погрешности дискретности, поскольку информация во втором счетчике фиксируется с точностью до периода входного сигнала в течение

:таданного интервала Т.

На фиг. 1 приведена временная диаграмма, поясняющая работу устройст- 35 ва, где показаны сигналы, характеризующие временной интервал Т, в течение которого во второй счетчик записываются сигналы с выхода первого счетчика (A) и сигналы с выхода пер- 4р вого счетчика с частотой FBblx cu

ВЫХ СЧ1 периодом Твыхец, (B) °

В этом устройстве во втором счетчике в интервале Т осуществляется подсчет импульсов, следующих с периодом Теых.cup . При этом предполагается, что число импульсов, зафиксированных во втором счетчике, характеРизУет собой число пеРиоДов Твь1хсЧ укладывающихся в интервал Т.

Но это справедливо лишь в том случае, если каждый импульс фикси1 уется в счетчике спустя интервал

Твы сч„ . Однако это условие не выполняется в общем случае в начале и в конце интервала Т. 55

При этом первый импульс последоВатЕЛЬНОСтн Таь1„ oÄÄ, ПРОШЕДШИЙ На вход второго счетчйка после поступ- . ления импульса из последовательности (c периодом Т), вносит избыточ- Щ ность информации на величину а Тн, а в момент поступления следующего импульса последовательности F имеет место недостаточность инфбрмации на величину 6,Тк, так как интервал вре- у мени с момента поступления послед.

НЕГО ИМПУЛЬСа Чаотсты FBbrr <ц, ПРОшел, Но ничем не зафиксирован.

Абсолютное значение погрешности в данном случае равно разности аТ = ьТ„" аТ„, которая меньше периода Твь ° сч, ° Таким образом, в известном устройстве во втором счетчике фиксируется количество импульсов, которое определяется выражением.

В действительности же истинное число импульсов определяется выражением

/ т.е, N2 отличается от N(на некоторую дробную часть. Период выходного сигнала(с выхода третьего счетчика) в известном устройстве равен где Тэ, — период импульсов эталонной частоты, подаваемчх на счетный вход третьего счетчика.

Действительное же значение периода результирующего сигнала оппеделяется как

Т dT -a .T = ((1 =Т 1ет11 у.2 а эт2 эт, вых.сч, ььп cu.

Из выражения (4) следует, что истинное значение периода выходного сигнала отличается от значения периода, обеспечиваемого в известном устройстве, на величину

Tm ат= —, 1. а„- т„ 1 ьью.сч (5 ) Цель изобретения — повыиение точности и расширение диапазона преобразования с одновременным увеличением быстродействия.

Поставленная цель достигается тем, то в преобразователь цифрового кода частоту, следования импульсов, со738158

6 держаший три счетчика импульсов, два регистра памяти, три группы элементов

И переноса, четыре триггера, пять элементов И, выходную клемму, три элемента задержки, вход .последнего из которых подключен к входу второ го триггера, к первому входу пятого элемента И и 1; выходу четвертого элемента И, а выход — к счетному входу третьего триггера; разрядные входы первого регистра памяти подсоединены к клеммам подачи входного кода, а его выходы связаны с первыми входами первой группы элементов

И переноса, вторые входы KoTophlx подключены к выходу первого счетчика, к входу первого триггера и к первому входу второго элемента И, а выходы— к разрядным входам первого счетчика, счетный вход которого подсоединен к выходу первого элемента И, пепвий вход которого связан с клеммой по- 20 дачи управляюшего сигнала, а второй— с первой клеммой подачи импульсов, эталонной частоты; первый вход третьего элемента И подключен к второй клемме подачи импульсов эталонной 25 частоты, а другой его вход связан с единичным выходом четвертого триггера; второй вход второго элемента И подключен к единичному выходу второго триггера, а выход — к счетному gp входу второго счетчика, разрядные выходы которого связаны с первыми входами второй группы элементов И переноса, вторые входы которых через второй элемент задержки связаны с клем- 35 мой подачи сигналов временного интервала с входом установки в исходное состояние второго регистра памяти, с первым входом четвертого элемента

И и через первый элемент задержки— с входом установки в нуль второго счетчика импульсов; выходы второй группы элементов И переноса подключены к разрядным входам второго ре гистра памяти, разрядные выходы которого подсоединены к первым входам 45 третьей группы элементов И пеоеноса, выходы которых связаны с разрядными входами третьего счетчика; второй вход четвертого элемента И подключен к единичному выходу первого триггера, 50

Ма третий — к нулевому выходу четвертого триггера, вход которого связан с выходом пятого элемента И, второй вход которого подсоединен к единичному выходу третьего триггера, введе- 55 ны блок коррекции, блок- задержки сигналов, блок сдвига фазы, пятый триггер шестой элемент И, четвертый и пятый элементы задержки, IIDM этом первый вход блока коррекции подклю- 60 чен к выходу первого счетчика, второй его вход — к первой клемме подачи импульсов эталонной частоты, третий вход — к второй клемме пода чи импульсов эталонной частоты и чет- 6 вертый вход — к клемме подачи сигналов временного интервала, а выход блока коррекции связан с первым входом блока задержки сигналов, второй вход которого подключен к выходу шестого элемента И и через. четвертый элемент задержки — к вторым входам третьей группы элементов И переноса, а выход — к выходной клемме устройства и к первому входу блока сдвига фазы. Второй вход блока сдвига фазы подсоединен к выходу третьего элемента И, а его выход — к управляюшему входу шестого элемента И и к счетному входу третьего счетчика, разрядные выходы которого связаны с входами шестого элемента И, Третий, вход второго элемента И подключен к единичному выходу пятогo триггера, вход установки в 1 которого подсоединен через пятый элемент задержки к выходу первого счетчика, а вход установки в 0 — к шине. установ ки в 0 второго счетчика.

На фиг. 2 приведена структурная электрическая схема преобразователя цифрового кода в частоту следования импульсов; на фиг. З,а-н, временная диаграмма, поясняюшая принцип

его работы.

В состав устройства входят счетчики 1, 2, 3 импульсов, регистры 4 и 5 памяти, блок 6 коррекции, блок 7 задержки сигналов, блок 8 сдвига фазы, триггеры 9-13, группы 14, 15 и 16 элементов И переноса, элементы И17-22, элементы 23-27 задержки, клеммы 28 подачи входного преобразуемого кода, клемма 29 подачи управ- ляюшего сигнала, первая клемма 30 подачи импульсов эталонной частоты, клемма 31 подачи сигналов, характеризующих интервал времени, выходная клемма 32 и вторая клемма 33 подачи импульсов эталонной частоты.

В устройстве реализуется поправка выходного периода до обеспечения,истинного его, значения путем задержки выходного сигнала и сдвига фазы сигналов из последовательности с частотой

F, . Но это возможно осушествить 1ъ ° лишь для ьТ со знаком плюс. Для обеспечения введения поправки в выходной период при разных соотношениях аТн и <Т в процессе подсчета импульсов частоты Fq » Ä, вторым счетчиком предусмотрен запрет в подаче одного импульса из последовательности F b >ñö„ на вход упомянутого счетчика. При этом изменяется значение поправки.

В этом случае целое количество импульсов частОты Fabe щ„,, зафиксированное во втором счетчике, равно

738158 и соответствующее ему значение выходного периода определяется как

em% т -т т

Э ",л (1 вью.,сч л

Значение поправки в выходной период в. этом случае определяется в результате вычитания из действительно,го значения периода Т значения T полученного из выраженйя (7) Т = Т - т Т + (аТ, -аТ„ - T+ з л Хл твьх.„„

+T (+AT-àr

° тэт

* q т „„ вь ан (к н)1 В устройстве и реализуется honpasка значения периода выходных сигналов на величину ь Т в соответствии с выражением (8).

Величина ь Т всегда имеет знак плюс пРИ любых соотношениЯх аТк и

hTH °

При hT,л > х.Т„значение периода

Твь х.щ s. выражении (8) складывается с разностью аТ„- Т„, а при аТл > Т„из значения периода Твьх.(ч„ вычитается разность ЬТн - дТ„.

Преобразователь кода в частоту следования импульсов работает следуюRRM образом.

Перед началом цикла преобразования все счетчики, регистры памяти и триггеры установлены в исходное нулевое состояние. далее на входные клемьйю 28 в момент t подаются сигналы входного преобразуемого кода, который запоминается в регистре 4 памяти (Фиг. 3, а). Одновременно на клемму

29 подается у сигнал (Фиг. 3, б), отпираюший элемент И 18 для импульсов эталонной частоты, подаваемых BB клемму 30 ° Сигналы, подаваемые на клемму 30, представлены на фиг. 3, в и сигналы на счетном входе счетчика 1 — на фиг. 3, r, В процессе функционирования информация в счетчике 1, который работает в режиме вычитания, имеет вид, представленный на Фиг. 3, д. При этом сигналы с выхода счетчика 1 (Фиг, 3, е) подаются на вход элемента Й 19, иа вход триггера 9 и на управляюшие входы группы 14 элементов И переноса. В результате это&о информация, запомненная в регистре 4 памяти, периодически передается через элементы Й

1 группы 14 s счетчик 1, образуя его исходную уатановку.

Таким образом, в зависимости от величины исходной уставки на виходе счетчика 1 устанавпивается вполне определенная частота, которая обратно пропорциональна величине кода N.

Это определяется следуюшим образом.

Период последовательности импульсов на выходе счетчика 1, который работает s режиме вычитания, определяется выражением

Твь1х cq Т>z Мр (9) где Т„ — период последовательности импульсов эталонной частоты, действуюшей на входе счетчика 1;

Я вЂ” число импульсов соответствуюших входному преобразуемому коду;

В частотном представлении выражение (9) можно представить как (10) вью. с л л = эх В(Величина F,, характеризует собой эталонную частоту сигналов, подаваеmax на вход счетчика 1, и является константой, После появления первого же сигнала на выходе счетчика l (фиг,2, 3, е) триггер 9 переводится иэ нулевого в единичное состояние, При этом первый после момента переброса триггера 9 импульс, подаваемый на клемму 31 (фиг.3, ж), проходит через элемент

И 21, переводит триггер 10 и с задержкой — триггер 11 в единичное состояние. В результате перевода триггера

10 в единичное состояние отпирается элемент И 19 для сигналов с выхода счетчика 1, которые начинают проходить на вход счетчика 2, Информация в счетчике 2 (фиг,3,з) накапливается до момента поступления следуюшего сигнала на клемму 31, причем подача одного иэ импульсов частоты F,„ „ на вход счетчика 2 в»х сцл запрешается. Это осушествляется с помошью триггера 13 элемента задержки

27 и элемента И 19, Сигнал из последовательности F (подаваемый на клемму 31) каждый раз устанавливает тригrep 13 в нулевое состояние, запирая элемент И 19. При этом первый после подачи сигнала иэ последовательности

F сигнал частоты Fq»x „, не проходит через элемент И 19, а, проходя через элемент 27 задержки, устанавливает триггер 13 в единичное состояние. Все последуюшие сигналы частоты

Гвь хечл проходят на вход счетчика 2.

Количество импульсов! с частотой

F „ ц„, поступивших в течение периода Т на вход счетчика 2, определяется выражением (б) ., Одновременно с подачей сигнала на клемму 31 блок 4 коррекции начи ает опфейе чение сигнала поправки

738158 периода выходного сигнала в соотве. ствии с выражением (8). С поступлением на клемму следующего импульса информация, накопленная в,счетЧике

2, передается через группу элементов

И 15 в регистр 5 памяти (фиг, 3, и), где запоминается, а счетчик 2 обнуляется. В блоке 6 коррекции при эт м определяется величина ьТ -в соответствии с выражением (8), которая подается на вхор. блока 7 задержки сигналов. Необходимый временной сдвиг

10 между моментом подачи информации и обнулением счетчика 2 осуществляется с помощью(элементов 23 и 24 задержки.

Далее процесс повторяется.

С приходом каждого последующего импульса из последовательности с частотой следования F осуществляется обнуление регистра 5 памяти и передача накопленной в счетчике 2 информации в регистр 5 памяти, а также 20 обнуление счетчика 2, Необходимая задержка в подаче сигналов из последовательности Г, на вход счетчи2. ка 3 в данном случае осуществляется с помощью схемы, состоящей из триг- 25 геров 11, 12, элементов И 20, 22 и элемента задержки 25.

После подачи сигнала с выхода триггера 9 первый сигнал из последо- вательности с частотой F (сигнал, 30 подаваемый на клемму 31) проходит на выход элемента И 21. При этом с выхода элемента И 21 он поступает через элемент 25 задержки на счетный вход триггера Il, переводя его из нулевого в единичное состояние. Оче-. видно, что при этом сигнал с выхода элемента И 21 не проходит на выход элемента И 22, так как отпирающий сигнал с триггера 11 подается на его вход с задержкой за счет элемента 25 задержки.

При поступлении следующего сигнала на клемму 31 сигнал с выхода элемента И 21 проходит на выход элемента И 22, переводя триггер 12 в 45 единичное состояние. В результате открывается элемент И 20, и на вход счетчика 3 через блок 8 сдвига фазы начинают подаваться импульсы эталонной частоты с клеммы 33 (фиг. 3, к) 50 с частотой следования F (сигнаЭт лы на входе счетчика 3 представлены на фиг. 3, л) .

С переводом триггера 12 в единичное состояние элемент И 21 эапира- 55 ,ется для сигналов, подаваемых на клемму 31. В процессе функционирования устройства информация в счетчике

3 имеет вид, представленный на фиг.З,м.

Выходные сигналы пересчета со 60 счетчика 3 формируются на выходе многовходового элемента И 17, подключенного к разрядным выходам счетчика 3 таким образом, что он открывается для входных сигналов с частотой 65 Г, лишь в момент достижения в счетчике 3 единичной информации. В этот момент ка" его выходе появля - ется сигнал пересчета, Указанные сигналы подаются на вход блока задержки и через элемент

25 задержки — на управляющие входы группы 16 элементов И переноса, В .результате этого информация, запомненная s регистре 5 памяти периодически передается через группу 16 элементов И в счетчик 3, образуя его исходную уставку, а также осуществляется задержка сигнала на величину ьT вырабатываемую в блоке 6. Задержанные сигналы с выхода блока 7 задержки сигналов подаются на один из входов блока 8 сдвига фазы и на выходную клемму 32 уст ройства.

На выходе блока 8 сдвига фазы вырабатываются при подаче сигналов выхода блока 7 задержки сдвинутые по фазе сигналы с частотой Гз таким образом, чтобы отсутствовал сдвиг по отношению к.сигналам с выхода блока задержки. В этом случае на выходе блока 7 имеют место сигналы, период которых изменен на величину, вырабатываемую на выходе блока б. В зависимости от величины исходной уставки на выходе элемента И 17 ус. анавливается вполне определенная. часто та, При этом каждый последующий им пульс частоты F Осуществляет периодический сброс старой информации в регистре 5 (фиг, 3, и) и запись новой информации. Истинное значение периода выходной частоты, определяемое выражением (4), имеет место на выходе блока задержки сигналов. Значение выходной частоты прямо пропорционально входному преобразующему коду N.

Один из возможных вариантов бло ка б представлен на фиг. 4, Блок коррекции содаржит счетчики импульсов

34, 35, регистры памяти 36, 37 тригрегы 38-43, элементы И 44-54, группы элементов И переноса 55-57, элемент задержки 58,клемму 59 подачи сигналов с выхода счетчика 34 преобразователя с частотой F b „„, клемму 60 подачи сигналов эталонной частоты

Гэт г клемму 61 подачи сигналов эталенной частоты Г,, клемму 62 подачи сигналов с частотой Г,„сц„ клемму 63 подачи сигналов с частотой Г з.

В исходном состоянии счетчики, регистры и триггеры обнулены. Первый импульс частоты F, подаваемый на клемму 63, проходит через элемент И

54 на управляющие входы группы элементов И 55, Сигналы эталонной частоты F „ через открытый элемент И

46 и элемент ИЛИ 64:проходят на вход 73815 8

12 счетчика 34, считающий н прямом на правлении.

Каждый поступающий с клеммы 59 импульс частоты Fpw»щ„ проходит через открытый элемент.Й 51 на вход установки в нуль счетчика и через элемент задержки 58 на управляющие входы группы элементон И переноса 56.

При этом информация.в счетчике 34 сбрасывается, и затем подсчет импульсов осуществляется вновь. Такой счет прбиэводится. до момента прихода сигнала частоты F (c клеммы 63), который через открытый элемент И 54 поступает на управляющие входы группЫ элементов И 55 и переводит триггеры

41 и 43 в единичное состояние. При этом из счетчика 34 в регистр 36 переносится информация д /т,„, характеризующая интервал времени Т», с м6мента поступления импульса частоты F. тэта в зависимости от знака (дТ„ - дТ„), который определяется состоянием триггера 40.

Одновременно с эапиранием элемента И 47 открывается элемент И 48 для сигналон с частотой F» на

6 входы которого подаются отпирающие

I!

Следующий за импульсом F импулЬс

Р „,» „ обнуляет счетчик, и через время задержки, определяемое элементом 58 заносит информацию д гн/h из регистра 36 опять в счетчик 34 °

Наряду с этим упомянутый сигнал из последовательности с частотой F „,„ ч„ проходит через открытый элемент И 49 на единичный вход триггера 40, переводя его в единичное состояние.

В результате счетчик 34 переводится в режим работы Вычитание

Далее осуществляется периодичес кое считывание записанной в счетчике 34 информации. Причем по достижении нулевого значения в счетчике

34 в пр я ессе считывания на его выходе вырабатывается сигнал, который переводит триггер 40 в нулевое состояние, в результате чего счетчик .переводится н режим работы Сложе.I

,ние . Далее в счетчике 34 накапливается разность по абсолютнбму значению до момента прихода импульса из последовательности F, ö„

С приходом следующего импульса из последовательности Р « «, осуществляется сброс инФормации н счетчике 34; пер» нод его н режим работы Вычитание и запись н него информацйи из регистра Зб. Далее процесс повторяется. Если до момента прихода следующего импульса из последовательйости Рвь,» „„ поступает импульс из последовательности F, который тейерь уже проходит через открытый элемент И 53, он осущес нляет перевбд -триггеров 42 и 43 в единичное состояйие. В результате элементы H

46 и 51 запираются соотнетственно для сигналов Рзт и Рвут gq„g кото рые теперь не подаются на вход счетчйка и на его щину установки" в:йуль, и н упомянутом с-етчике фиксируется абсолютное значение разности между д к/ »,-д1„/т „Состояние триггера 40 при этом характеризует знак указай ной разности.

5 Нулевое состояние триггера означает знак плюс и единичное — минус.

Для эффективного управления коррекцией выходного сигнала в процессе счета импульсов частоты Г осуществляется запрет в подаче одного импульса на вход счетчика 35 преобразователя кода н частоту следования импульсон. Это приводит к тому, что длительность периода выход-, ного сигнала уменьщается на величину периода Т ., В этом случае при положительйом и отрицательном знаках разности дТ вЂ” дТ следует осуществлять задержку выходногo сигнала, но только на разную величину.

Щ Тогда на выходе элемента И 50 преобразователя кода в частоту следования мы имеем пересчитанный период, который подлежит коррекции.

Далее в зависимости от знака полученной разности осуществЛяется получение суммы или разности получаемого результата с периодом Т ...„ „„ . Это осуиествляется следующим образом.

С переводом триггера 42 в единичное состояние под действием сигнала из последовательности F от рывается элемент И 44 для си налов с частотой

F,х сц„ . При этом первый после момента йеренода триггера 42 в единичное сбстояние импульс из последовательности FBbixc„q проходит на, выход элемента Й 44 и через время, определяемое элементом задержки 65, переводит триггер 38 в единичное состояние. При этом открываются эле4() менты И 47 и 45, и на вход счетчика

34 начинают поступать импульсы эталонной частоты F»4, которые подаются до момента пост упления следующего сигнала из последовательности Fвы„ сц„ . Следующий импульс из последовательности Ра1„,„„ проходит через открытые элементы И 44 и 45, В результате триггер 39 переводится в 1, триггер 38 с задерж5О кой — в нулевое состояние, При этом запирается элемент И 47, прекращается подача импульсов Гэ,, и в

1 ,счетчике 34, фиксируется информация

:либо )вы» си +(дс — дт ) либо 14

738158

13 уровни в выходов триггеров 38 и 39, При этом первый импульс с выхода И

48 проходит через открытый элемент

И 66 и устанл ливает триггеры 40 и

67 в единичное состояние (или подтверждает единичное состояние триггера 40), При этом счетчик 34 либо переводится либо подтверждается в режиме работы Вычитание, и открывается элемент И 68 для сигналов F,> на вход счетчика 34. Одновременно с этим открывается элемент И 62 для сигналов п.F „„,ц,, которые начинают проходить на вход счетчика 35, Сигналы из последовательности Г считывают информацию, записанную в счетчике 34 до момента его обнуления.

В этот момент на выходе счетчика 34 вырабатывается сигнал, который переводит триггеры 39,40, 41, 42 .и 67 в нулевое состояние. Счетчик 34 пере- 20 водится в режим работы Сложение, и элементы 48, 49, 62, 69 запираются, а элементы И 46, 51, бб отпираются. В результате в счетчике 35 фиксируется результат с точностью 25 до постоянного множителя в соответствии с выражением (8), который спустя время, определяемое элементом задержки 69, переносится в регистр

37, где и запоминается. . 30

Далее описанный выше процесс по определению следующего значения дТ повторяется. Окончательный резуль. тат в данном блоке получается через период частоты F, Для получения результата коррекции каждый период достаточно использовать две описанные схемы, работающие в двухтактном режиме.

Один из возможных вариантов блока задержки сигналов представлен на фиг. 5.

Блок состоит из триггерного регистра 10, группы элементов И 71, совокупности элементов задержки 72, группы элементов ИЛИ 73, клеммы подачи входного сигнала 74 и выходной клеммы 75. Задержка входного импуль- са который подается с выхода элемента И 17 преобразователя кода в частоту следования импульсов, осу- 50 шест ляется, начиная со старшего разряда, В качестве регистра памяти используется регистр 37 блока кор. рекции.

В каждом разряде имеется два эле55 мента И, входящих в группу элементов И 71, один из которых связан с единичным, а другой — с нулевым выходом соответствующего триггера регистра. кроме того, на каждый 60 разряд приходится один элемент задержки, входящий в группу элементов задержки 72, и один элемент ИЛИ, вхо,дящий в группу элементов ИЛИ 73. Ве личина задержки, которую обеспечи- 65 вает элемент задержки в каждом разряде, устанавливается в соответствии с весовым значением двоичного разряда, т . е. для ст аршего разр яда является мак симальной и далее уменьшается по двоичному закбну.

Входной .импульс с клеммы 74 по=тупает на входы двух элементов И, каждый из которых связан соответственно с единичным и нулевым выходами триггера старшего разряда регистра памяти, Если упомянутый триггер находится в состоянии 1, то входной сигнал проходит на вход элемента задержки, где задерживается, и далее через элемент ИЛИ поступает на входы элементов И следующего разряда. Если же триггер старшего разряда находится в нулевом состоянии, то входной сигнал проходит через элемент И, связанный с нулевым выходом, минуя элемент задержки, и далее через элемент ИЛИ поступает в следующий разряд.

В последующих разрядах прохождение сигнала осуществляется аналогично опйсанйому выл, а именно. если триггер в соответствующем разряде находится в состоянии 1 ™, то сигнал прохо (ит через элемент задержки, а если — в состоянии 0, то минует ее. И так до достижения последнего разряда. Таким образом, на выходной клемме 75 имеется задержанный сйгйал в соответствии с кодом, записанным в регистре памяти. Далее с выходной клеммы 75 блока задержки сигналов задержанный сигнал подается на выход преобразователя кода в частоту, а также на вход устройства сдви-, га фазы, который сдвигает по фазе сигналы из последовательности с час-. тотой Гэт °

Необходимость данного устройства обусловлена тем, что для нормальной коррекции выходного сигнала недостаточно только одной задержки сигнала с выхода элемента И 17 преобразователя кода в частоту, так как, задерживая первый сигнал с выхода элемента И преобразователя, следующий сигнал с этого элемента И для получения требуемого периода необходимо будет ,задерживать уже на удвоенную величину задержки и т.д., что практическитрудно ocyiaeñòâèòü. Чтобы каждый; выходной сигнал неббходимо было задержать только на определенную величину, необходимо в момент выработки задержанного сигнала обеспечить йа входе третьего счетчика преобразователя кода в частоту такой сдвиг по фазе импульсной последовательности Р чтобы задержанный импульс совпадалс одним из импульсов упомянутой последовательности.

Один из возможных вариантов блока сдвйга фазы мбжет быть реализован на

738158

16!

Формула изобретения основе последовательной цепочки эле ментов. задержки, входы которых связаны с соотвеУствуюшими входами элементов И, на другие входы которых подаются сигнал с выхода блока задержки сигналов. При поступлении сигнала с вы хода блока задержки происходит его совпадение с одним из задержанных сигналов последовательности F „ и на выход одного из элементов Й проходит сигнал, который переводит соответствуюший триггер в результате чего открывается связанный с ним элемент И для задержанных сигналов, Таким образом, устройство обеспечивает сушественное повышение точности и расширение диапазона преобразования lIpH одновременном увеличении быстродействия. Это обусловлено тем,что в устройстве осушествляется коррекция периода выходного сигнала на величину, зависяшую от соотношения а Т„о и ь Т„„. При этом сохраняется высокая точность при широком изменении значений преобразуемых кодов, которая теперь уже не зависит от изменения частоты сигналов, подаваемых на входы второго счетчика. увеличение быстродействия в данном случае обусловлено тем, что частота F период которой определяет время записи сигналов с выхода первого счетчика во второй счетчик, может быть увеличена без ymepe a для точности.

Преобразователь цифрового кода в частоту следования импульсов, содержаШий три счетчика импульсов, два регистра памяти, три группы элементов И переноса, четыре триггера, . пять элементов И, выходную клемму, три элемента задержки, вход послед. него из которых подключен к входу второго триггера, к первому входу пятого элемента И и к выходу четвертого элемента И, а выход — к счетному входу третьего триггера; разрядные входы первого регистра памяти подсоединены к клеммам подачи входного кода, а его выхода связаны с первыми входами первой группы элементов И пефеноса; вторые входы которых подключены к выходу первого счетчика, к входу первого триггера и к первому входу второго элемента А, а выходы — к разрядным, входам первого счетчика, счетный вход которого подсоединен к выходу первого элемента И, первый вход которого связан с клеммой подачи управляюшего сигнала, а второй — с первой клеммой .подачи импульсов эталонной частоты; первый вход третьего элемента И подключен к второй клемме подачи импульсов

65 эталонной частоты, а другой его вход связан с единичным выходом четвертого триггера; второй вход второго элемента И подключен к единичному выходу второго триггера, а выход — к счет.ному входу второго счетчика, разрядные выходы которого связаны с первыми входами второй группы элементов И переноса, вторые входы которых через второй элемент задержки связаны с клеммой подачи сигналов временного интервала, с входом установки в исходное состояние второго регистра памяти, с первым входом четвертого элемента И и через первый элемент задержки — с входом установки в нуль второго счетчика импульсов; выходы второй группы элементов И переноса подключены к разрядным входам второго регистра памяти, разрядные выходы которого подсоединены к первым входам третьей группы элементов И переноса, выходы которых связаны с разрядными входами третьего счетчика; второй вход четвертого элемента И подключен к единичному выходу первого триггера, а третий — к нулевому выходу четвертого триггера, вход которого связан с выходом пятого элемента И, второй вход которого подсоединен к единичному выходу третьего триггера, о т л и ч а ю ш и и с я тем, что, с целью повышения точности и расширения диапазона преобразования с одновременным увеличением быстродействия, в него введены блок коррекции, блок задержки сигналов, блок сдвига фазы, пятый триггер, шестой элемент И, четвертый и пятый элементы задержки, при этом первый вход блока коррекции подключен к выходу. первого счетчика, второй его вход — к первой клемме подачи импульсов эталонной частоты, третий вход — к второй клемме подачи импульсов эталонной частоты и четвертый вход . — к клемме подачи сигналов временного интервала, а выход блок коррекции связан с первым входом блока задержки сигналов, второй вход которого подключен к выходу шестого элемента И и через четвертый элемент задержки — к вторым входам третьей группы элементов И переноса,а выход к выходной клемме устройства и к первому входу блока сдвига фазы; второй вход блока сдвига фазы подсоединен к выходу третьего элемента И, а его выход — к управляюшему входу шестого элемента И и к счетному входу третьего счетчика, разрядные выходы которого связаны с входами шестого элемента И, третий вход второго элемента И подключен к единичному выходу пятого триггера, вход установки в 1 которого подсоединен через пятый элемент задержки к выходу перmoro счетчика, а вход установки в

18

738158

17 0 — к шине установки в 0 второго =четчика.

Источники информации, принятые во внимание при экспертизе

1, Авторское

Р 360717, кл. Н

2. Авторское !

Р 282748, кл. Н свидетельство СССР

03 К 13/02, 05.04.71. свидетельство СССР

03 К 13/24, 25.11 68, -Э °, 738158

Составитель В.Войтов

Редактор T,Рыбалова .Техред Л.Теслюк Корректор A,Ãðèöåíêî

Эакаэ 2829/37 Тираж 995 Подписное

ЦЧИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Ф

Филиал ППП Патент, г.ужгород, ул.Проектная,4

        &nb