Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ СВИ ТИЛЬСТВУ

Союз Советских

Социалистических. Реслублик

<>739516

1 в@1 а 1, усищ (Я ) PA. Кл,2 (61) Дополнительное к авт. свид-ву(22) Заявлено 26.1277 (21) 2559464/18-24

G 06 F 3/04 с присоединением заявки Нов

Государственный коинтет

СССР оо деяаи изобретений и открытий (23) Приоритет-.

Опубликовано 050680. Бюллетень М 21 (53} УДК 681.З27.11 (088.8) Дата опубликования описания 0506.80

Н.П.Вашкевич, К.И.Шестаков,Н.Н. Коннов, Г.И.Краснов и A.Â.Êó÷èí (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

Изобретение .относится к вычислительной и информационно-измерительной технике и может быть использовано при построении информационно-изме- рительных систем, в которых требуется организовать обмен информацией между устройствами, работающими с разной скоростью, например, измерительным устройством, передающим нерегулярно массивы данных, и ЦВИ.

Известны устройства для сопряжения, содержащие буферный запоминающий блок, дешифратор, маркерный регистр, триг- "с гер, два элемента задержки, два вентиля, элемент ИЛИ-НЕ, формирователь.

Устройства осуществляют одновременно запись информации в одну ячейку буферного запоминающего блока и .считывание из другой ячейки. Эти ячейки выделяются дешифратором (1з.

Недостатками таких устройств являются большое количество, связей при коммутации входных и выходных инфор- yg мационных шин устройства с запоминающими ячейками, сложность управляющей схемы устройства и большие аппаратурные затраты на нее, неоднородность в структуре устройства.Известно также устройство для сопряжения, содержащее память на Mразрядных сдвиговых регистрах и узел синхронизации, входы которого являются ссютветственно входом тактовых импульсов и входом чтения информации устройства„ выходы И-го разряда сдвиговых регистров памяти являются информационными выходами устройства (2) .

Недостатком этого устройства является его сложность.

Целью изобретения является упрощение конструкции устройства.

Поставленная цель достигается тем, что в устройство введены дополнительный М-разрядный сдвиговый регистр, М-элементов И и М элементов

HMIlJIHKAUHH, причем первые разряды сдвиговых регистров памяти являются информационными входами устройства, первый разряд дополнительного сдвигового регистра является входом признака наличия информации, входы сдвига

1-го разряда сдвиговых регистров памяти и дополнительного сдвигового регистра подключены к выходу т-го элемента И, первый вход которого соединен с входом тактовых импульсов

739516 и низкий уровень на выходе соответствующего элемента 4, который запрещает прохождение тактовых импульсов через подсоединенный к ней элемент 5 и запись новой информации в выходную ячейку. Когда следующий информацион ный код записывается в предпоследнюю ячейку, низкий уровень с выхода последнего элемента 4 запрещает запись в эту ячейку. Аналогичиым образом заполняются все ячейки памяти 1.

После считывания информации, которое может происходить в любой момент времени, иэ выходной ячейки импульс

:на входе 14 чтения информации устанавливает триггер 8 в единичное состояние.Первый пришедший после этого тактовый импульс взводит триггер 7 в единичное состояние,что приводит к сбросу триггера 8 и появлению высокого уровня на выходах всех элементов 4. Следующий тактовый импульс сдвигает информацию в памяти 1 на один шаг вправо и снова устанавливает триггер 7 в нулевое состояние.

В выходной ячейке оказывается сдеду25 ющий код, подлежащий считыванию. По окончании считывания этого кода процедура сдвига информации в памяти 1 повторяется. Сигналом переполнения памяти 1 может служить низкий уровень на выходе 15 в момент появления едиI ницы на входе признака наличия информации. Средняя скорость занесения кодов в устройство не должна превышать средней скорости считывания, а количество разрядов в сдвигающдх регистрах должно исключать возможность переполнения памяти 1.

Таким образом, предлагаемое устройство обеспечивает одновременный ввод и вывод информации при более простой по сравнению с прототипом конструкции.

Формула изобретения устройства, а второй вход — с прямым входом 4 — 1-го элемента ИМПЛИКАЦИЯ и выходом i-го элемента ИМПЛИКАЦИЯ, инверсный вход которого соединен с выходом 1-го разряда дополнительного сдвигового регистра, прямой вход эле- мента ИМПЛИКАЦИЯ М-ro разряда соединен с выходом узла синхронизации, выход М-го разряда дополнительного сдвигового регистра является выходом готовности устройства, выход переполнения которого соединен с выходом первого элемента ИМПЛИКАЦИЯ.

На ÷åðòåæå показана структурная схема устройства, содержащая память 1, состоящую из сдвиговых регистров 2, дополнительный сдвиговый регистр 3, элементы 4 ИМПЛИКАЦИЯ, элементы И 5 и узел 6 синхронизации, состоящий, например, из триггеров 7 и 8, информационные входы 9 и выходы 10 устройства, вход 11 признака наличия информации устройства и выход 12 готовности, вход 13 тактовых импульсов, вход 14 чтения информации.устройст. ва и выход 15 переполнения.

Одноименные разряды регистров 2 образуют запоминающую ячейку памяти l; сдвиговые регистры 2 являются информационными,а аналогичный по кОнструкции регистр 3 — служебным. 1 в каком-либо разряде регистра 3 отмечает наличие информации в данной запоминающей ячейке, а 0 — отсутствие информации. Продвижение информации осуществляется слева направо.

Элементы 4 анализируют возможность переписи содержимого одной ячейки памяти в последующую и управляют прохождением тактовых импульсов через элементы И 5 на входы продвижения разрядов сдвиговых регистров 2..

Узел 6 синхронизации вывода информации выдает сигнал для сдвига информации в памяти 1 на один шаг после считывания информции из выходной (крайней справа) ячейки.

Устройство работает следующим Д образом.

В исходном сОстоянии все разряды регистра 3 и триггеры 7-и 8 установлены в нулевое состояние (позитивная логика — низкий уровень напряжения соответствует 0 . Поступаю5 щий двоичный код на информационные входы 9 устройства сопровождается 1 на входе 11 признака наличия информации и всегда заносится в пер-вую ячейку слева по сигналу на входе 13 тактовых импульсов. Тактовые импульсы непрерывно подаются на вход 13 и занесенный код последова-. тельно через все ячейки продвигается в выходную ячейку. При этом в каждом такте сдвигается все содержимое памяти. Как только код достигает выходной ячейки, единица в служебном разряде устанавливает высокий уровень на выходе 12 готовности устройства

Устройство для сопряжения, содержащее память на М-разрядных сдвиговых регистрах и узел синхронизации, входы которого являются соответствен-, но входом тактовых импульсов и входом чтения информации устройства, выходы N-го разряда сдвиговых регис.тров памяти являются информационными выходами устройства о т л и ч а ю щ е е с я тем, что, с целью упрощения конструкции .устройства, в него введечы дополнительный M-разрядный сдвиговый регистр, М элементов И и М элементов ИМПЛИКАЦИЯ, причем первые разряды сдвиговых регистров памяти являются информационными входами устройства, первый разряд дополнительного сдвигового регистра является входом признака наличия информации, входы сдвига1 -го разряда сдвиговых регистров памяти и дополнительного сдвигового регистра подключены к

739516!

Составитель В.Вертлиб

Редактор Л.Волкова Техред М.Петко Корректор H. Григорук

Заказ 2925/42 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, РаумскаЯ наб., д.4/5

Филиал IIpII Патент, г.Ужгород, ул.Проектная,4 вйходу s --го элемента И, первый вход которого соединен с входом тактовых импульсов устройства, а второй входс прямым входом - 1-гО элемента

ИМПЛИКАЦИЯ и выходоМ 1-го элемента

HMIIJIHKADHH, инверсный вход которого соединен с выходом 4-ro разряда до,полнительного сдвигового регистра, прямой вход элемента ИМПЛИКАЦИЯ М-го разряда соединен с выходом узла син- .хронизации, выход N-zo разряда допол- нительного сдвигового регистра является выходом готовности устройтсва, выход переполнения которого соединен с выходом первого элемента -ИМПЛИКАЦИЯ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 488202, кл. G Об.F 3/04, 1973.

2. Авторское свидетельство СССР

В 401999, кл. G Об F 13/02, 1971 (прототип) .