Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

В. M. Корсунский, Г. 3., Карманов и В. А. Липилин

ЛКВьзидз

ВЙ Гб

1 (72) Авторы изобретения (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной. техники и предназначено для построения постоянных запоминающих устройств (ПЗУ) цифровых вычислительных машин и систем дискретной автоматики.

Известно ПЗУ с накопителем (число

s вым блоком), выполненным в виде диодной

- матрицы 11

Такое выполнение накопителя является одним из наиболее рациональных при построении, например, интегральных ПЗУ.

Особенно перспективны диодно-матричные

ПЭУ, собираемые из диодно-- резистивных полупроводниковых интегральных микросхем высокой стерпели интеграций, которые получили название диодных матрич, ных БИС. В их состав наряду с диодно матричным накопителе входят дополнительные диодно-резистивные узлы, обеспечивающие организацию выборки asформаций.

Однако невысокая помехозащищенность известного устройства значительно сужает область его применения.

Наиболее" близким к предложенному устройству по технической сущности яв- --. ляется постоянное запоминающее устройстве, которое содержит накопитель, выполненный в виде диодной матрицы, входi ные шннь1 которого, соединяющие аноды диодов, имеют внешние выводы, а выходные подключены к резисторам. Вторые концы резисторов подключены к шинам второй .диодной матрицы, соединяющим аноды диодов, .и к входам выходных диодных сборок, ортогональные шины второй диодной ьатрицы и выходы диодных с6о рок также имеют внешние выводы $2) .

Резисторы вместе со второй диодной матрицей и выходными сборками образуют адресный узел, обеспечивающий выдачу на выходы диодных сборок информации только с тех выходных шин накопителя; адрес которых соответствует коду, подаваемому аа выводы шин второй диодной матрицы.

Недостаток втого устройства — сравнительно высокий уровень выходного сигнала О, который при неблагоприятном

3 7396 стечении обстоятельств может достигать

0,9 В; Это ухудшает соотношение уровней выходных сигналов при построении

ПЗУ.

Это достигается тем, что в постоян5 ное запоминающее .устройство, содержащее первые и вторые диоды, соединенные по матричной схеме, причем катоды первых диодов через резисторы соединены с анодами вторых диодов и анодами 10 третьих диодов, аноды первых диодов подкпючены к первым входным шинам, а катоды вторых диодов соединены со вторыми входными шинами, и выходные шины, ввеь дены четвертые диоды, аноды которых 15 подключены к катодам третьих диодов, а катоды - к выходным шинам.

На чертеже изображена электрическая схема устройства.

Оно содержит первые, вторые, третьи и четвертые диоды 1-4, резисторы 5, первые входные шины 6, вторые входные шины 7, выходные шины 8.

Устройство работает спедуюшим обра- зом. 25

При поступлении высокого потенциапа на один из первых входных шин 6 он передается на выбранные диоды 1 и через резисторы 5 на соответствующие вторые диоды 2. Причем невыбранные вторые ди- 30 оды 2 шунтируются, так как на невыбранных вторых входных шинах 7 присутствует низкий потенциап, На одной выбранной шине 7 находится высокий потенциал. Поэтому этот высокий потенциал передается на З5 одну из выходных шин 8, что равнозначно считыванию сигнала 1 . Если же в соответствующем перекрестии матрицы не окажется одного из диодов 1, то на одной из выходных шин 8 оказывается низкий4 потенциал, что приводит к считыванию "0 .

Включение диодов 4 между катодами диодов 4 и выходными шинами 8 приводят к снижению уровня выходных сигналов 0 примерно на вепичину g прямого падения напряжения на одном из диодов 4. Уровень сигнала "1 снижается при этом на меньшую велнннну, ревную ну — EM — -

R+ Ру где N - вепичина сопротивпения одного из 5О резисторов 5; Я - входное сопротивпение усипитепя-формирователя сигнапов с читывания, которое обычно приблизительно равно ь

Я. В, результате соотношение выходных сигнапов 0" и 1 существенно улучшается.

В ПЗУ, накопитель и адресный блок

1 которого выполнены в интегральном ис53 4 полнении, а информационная емкость накопитепя равна 2048 бит, установлены резисторы с величиной сопротивления 5 ком, максимальный уровень выходного сигнала

0 при отсутствии диодов достигает величины 0,9 В, а минимальный уровень сигнала "1" — 1,35 В. При напичии диодов 4 максимальный уровень выходного сигнала 0" снижается до 0,3 В, а минимапьный уровень выходного сигнала становится равным 1,05 В. Соотношение уровней с 1,5 возрастает до 3,5, а разность увепичивается с 0,45 до 0,74 В.

При новом соотношении уровней сигналов существенно упрощается задача построения усипитепей-формирователей сигналов считывания, улучшается помехозащкценность и надежность ПЗУ. Одновременно достигается и еще один положительный эффект, закпючающийся в том, что при объединении одноименных выходов от нескольких диодных матриц на входе одного усипитепя-формирователя сигналов считывания напичие диодов 4 существенно уменьшает дополнительную емкость, подключаемую к входу усилителя, благодаря чему сводится к минимуму снижение быстродействия ПЗУ при наращивании его информационной емкости. формул а изобретения

Постоянное запоминающее устройство, содержащее первые и вторые диоды, сое диненные по матричной схеме, причем катоды первых диодов через резисторы соединены с анодами вторых диодов и анодами третьих диодов, аноды первых диодов подкпючены,к первым входным шинам, а катоды вторых диодов соединены со вторыми входными шинами, и выходные шины, о т и и ч а ю щ е е с я тем, что, с цепью повышения помехозащищенности устройства за счет снижения уровня выходного сигнала 0", в него введены четвертые диоды, аноды которых подключены к катодам третьих диодов, а катоды - к выходным шинам.

Источники информ ации, принятые во внимание при экспертизе

1. Брик Е. А. Техника ПЗУ. М., Советское радио, 1973, с. 30-35.

2. Авторское свидетельство СССР

M. 556498, кп. 6 11 С 17/00, 04.03.75 (прототип).

739653

Составитель А, Воронин

Редактор Т. Загребельная Техред Я. Бирчак Корректор E. Папп

Заказ 2951/48 Тираж,662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-38, Раушская наб., д. 4/8

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4