Динамический регистр сдвига

Динамический регистр сдвига

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсккн

Социалистические

Республик (ii 739655

С

1 .3 ! ф ф ., Ц 1 . 4, (6I ) Дополнительное к авт. свмд-ву (22) Заявлено 10.05.77 (2l ) 2483173/18-,2 1 (51)M. Кл.

6 11 С 19/00 с присоединением заявки №

Гееудерственный комитет (23) Приоритет ев денем изобретений н етнрытнй (53) УДК 621.374. .044 (088,8) Опубликовано 05.06.80. Бюллетень ¹ 21

Дата опубликования описания 09.06.80

С. А. Еремин, А. И. Стоянов, В. А. Сухоруков и В. С. Хорошунов (72) Авторы изобретения (7!) Заявитель (54) ДИНАМИЧЕСКИЙ РЕГИСТР СДВИГА

Изобретение относится к области импульсной и вычислительной техники.

Известен динамический регистр сдвига, I выполненный на МДП-транзисторах, содержащий в каждом иэ последовательно соединенных плеч по три транзистора, обра5 зующих динамический элемент 1

Недостатком регистра является большая мощность потреблений.

Наиболее близким по технической сущ-ности является динамический регистр сдвига, содержащий в каждом из последовательно соединенных каскадов первый и второй МДП-транзисторы, конденсатор, общую, входную, выходную и синхронизирующую шины, причем синхрониэирующая шина подключена к одной обкладке конденсатора, вторая обкладка которото. соединена со стоком первого MÄÏ-транзистора, исток которого подключен к общей шине, сток второго МДП-транзистора подключен к синхронизирующей шине, а его затвор — к второй обкладке конден атора и стоку первого МДП-транзистораЕ27.

Недостаток такого сдвига - сложность конструкции и большая потребляемая мощность.

Бель изобретения - упрощение динамического регистра сдвига и снижение потребляемой мощности.

Эта цель достигается тем, что в динамическом регистре сдвига, содержащем в каждом из последовательно соединенных каскадов первый и второй МДП-транзисторы, конденсатор, общую, входную, выходную и синхронизирующую шины, причем синхронизирукнцая шина подключена к одной обкладке конденсатора, вторая обкладка которого соединена со стоком первого

МДП-транзистора, исток которого подключен к обшей шине, сток второго МДПтранзистора подключен к синхронизирук шей шине, а его затвор — ко второй обкладке конденсатора и стоку первого

МДП-транзистора, исток второго МДПтранзистора подключен к затвору первого

МДП-транзистора и выходной шине, а

3 7396 55 4 сток первбго МДЛ транзистора подключен 1-1-0-0-1-0-1, где символами "1" и к входной шине, кроме того, общая и "О" обозначены соответственно высокий синхрониэирующая шины обьедийены. и низкий уровни напряжений (уровень логическая "1 и логический "О").

На фиг. 1 ф . 1 представлена схема динами- 5 Пусть в исходном состоянии конденсаческого регистра сдвига по первому ва- торы 5 каскадов 1 и 2 разряжены . В рианту; на фиг. 2 — то же по второму ва- промежуток 1 первого цикла в соответстрианту; на фиг. 3 —. период следования" вии с передаваемой последовательностью тактовых сигналов на фиг. 4— ф г. 4 — временные на вход регистра 6 подается высокий уродиаграммы для элемента по первому вари- 10 вень напряжения. На Ф2 первого цикла анту; на фнг. 5 - то же,по второму вари- (промежуток времени, 1 одновременно айт . у. осуществляется передача информации перВ регистре сдвига, содержащем в каж- вым и третьим каскадами, на выходную дом из последовательно соединенных кас- шину 9 первого каскада передается высокадов 1 и 2 первый МДП-транзистор 3., 15 кий уровень напряжения, входная шина 6 второй МДП-транзистор 4, койденсатор 5, первого каскада обнуляется, на выходной входную шину 6, общую шину 7 и синхро- шине 9 третьего каскада остается низкий . низирующую шину 8 -и выходную шину 9. уровень напряжения, так как его конденСинхрониэирующая шина 8 подключена к сатор 5 был разряжен. одной обкладке конденсатора 5 и стоку 20 В промежуток времени t состояние . второго МДП-транзистора 4, вторая об- элементов регистра сдвига не меняется. кладка конденсатора 5 соединена со стоком При подаче тактового сигнала Ф2 (пропервого МДП-транзистора 3, затвором вто- межуток времени t,< ) одновременно осурого МДП-транзистора 4 и входной шиной ществляется передача информации вторым

6, исток второго МДП-транзистора 4 объе-» н четвертым каскадами. динен с выходной шиной 9 и с затвором . На вход регистра 6 информация подапервого МДП-транзистора 3, исток кото- ется с выхода аналогичного каскада. и, рого связан с общей шиной 7. следовательно, поступает с задержкой

По второму варианту общая шина 7 в относительно переднего фронта тактового каждом из последовательно соединенных 30 сигнала Ф2. Поэтому при воздействии каскадов 1 и 2 объединена с синхронизи- тактового сигнала Ф2 высокий уровень рующей шиной 8 1фиг. 2) . напряжения передается на выход 9 втоДинамический регистр сдвига работает. рого каскада прежде, чем открывшийся второй МДП-транзистор первого каскада

Каждый разряд регистра сдвига содер- 35 успеет разрядить конденсатор 5 и закрыть жит два последовательно соединенных кас- второй МДП-транзистор второго к к а 1 и 2 када и, на синхронизирую не шины ко- Затем входная шина 6 второго каскада торых подаются неперекрывакищиеся во обнуляется, на выходе регистра сдвига, времени тактовые сигналы ф1 и ф2. Рас- остается йизкий уровень напряжения, так смотрим работу двухразрядного динамиче- 40 как конденсатор 5 четвертого каскада ского регистра сдвига. был раэряжен.Подача входной информации осущест-, В промежуток времени 1 второго циквляется в промежуток времени t4 преды- ла состояние элементов регистра citsata дущего и 1„данного цикла, а вывод ин - . не меняется. При воздействии тактового формации - в промежуток времени дан- 45 сигнала Ф1 второго цикла снова осущестного цикла и „последующего. B таб- вляется передача информации каскадами лице приведена циклограмма прохождения первым и третьим и т.д. информации за 8 циклов тактовых снгна- Поданный в первом цикле входной вылов. сокий уровень напряжения появляется на

Под циклом тактовых сигналов пони- 50 выходе регист, а при воздействии тактов мается период следования тактовых сигна го сигнала Ф2 второго цикла.,Дальнейлов (фиг..3). В циклограмме рассмотрен шее прохождение информации иллюстрируцроцесс передачи последовательности, ется таблицей.

О

0

О

О

0

1

О

О

О

О

О

О

0

О

О

О

О

О

О

0 1

0

0 .

О

О

О

О

1

О О.

О

2 О

3 О

4 О

1 О з О

4 1

О

О 1

О

О

О

О конденсатор 5 будет разряжен, а его емкость - мала. Поэтому с приходом тактового сигнала Ф1 второй МДП транзистор 4 будет закрыт, связи выходной шины 9 с синхронизйрующей шиной 8 не будет, по окончании действия .тактового сигнала выходная шина 9 эпемента останет-: ся разряженной, и каскад готов к новому циклу передачи информации. Таким образом, осуществляется передача (сдвиг) логического "О" со входа каскада на его выход.

По второму варианту каскад работает аналогично рассмотренному эа исключением того, что разряд конденсатора 5 поспе передачи логической "1" осуществляется по окончании действия тактового сигнала Ф1 через первый МДП-транзистор 3.

Поэтому для искпючениа разряда выхода элемента через второй МДП-транзистор 4 соотношения размеров транзисторов

3 и 4 должны быть такими, чтобы конденсатор 5 успеп разрядиться до напряжения, меньшего пороговой величины прежде, чем напряжение на выходе элемента сможет заметно снизиться.

Рассмотрим временные диаграммы ра боты каскада динамического регистра сдвига по первому варианту. При зараженном конденсаторе 5 (фиг. 4б) после подачи тактового сигнала Ф1 (фиг. 4а) напряжение на затворе второго МДП-транзистора 4 скачкообразно увеличивается (так как конденсатор 5 заряжен), (фиг.

4г), и йа выходе эпемента начинается рост напряжения (фиг, 4в). В промежутке времени „< напряжение на выходе каскада нарастает до уровня О„, пор, где lJ„— пороговое напряжение траиор. эисторов. Транзистор 3 в этот период закрыт, а транзистор 4 — открыт. При достижении уровня напряжения Опор транзистор 3 открывается и начинается разряд конденсатора 5, выходное напряжение эпемента продопжает нарастать. Когда в момент времени напряжение на обкладках конденсатора 5 уменьшится до уровня

Опор, второй NQfI-транзистор 4 закрывается, и на выходе элемента остается высокий уровень, апряженпя 0 вь х . Первый

МДП-транзистор 3 открыт, и разряд конденсатора 5 продолжается (промежуток времени 4 на фиг. 4б,г). По окончании действия тактового сигнала ф1 (t на

4 фиг. 4 a) напряжение на входе каскада также изменяется, и через открытый транзистор 3 конденсатор 5 разряжается практически до уровня О. Таким образом, 7 7396 55 функция хранения цифровой информации реализуется конденсатором 5, величина емкости которого опредепяется величиной. хранимого на нем заряда. Когда на входе каскада быпа информация, соответствую- 5 щая логической " 1", конденсатор 5 будет, заряжен, а его емкость велика. Второй

МДП .транзистор 4 будет открыт, первый

МДП гранзистор 3 закрыт, а выход элемента 9 обнупен (разряжен).

С приходом на синхронизирующую шину

8 тактового сигнала Ф1 второй NÄÏтранзистор 4 будет открыт (конденсатор

5 в даннбм случае играет роль ускоряющей емкости, по входу эпемента подклюг

35 . чен выход аналогичного каскада), напряжение на затворе второго МДП-транзистора 4 относительно общей шины 7 будет равно сумме амплитуды тактового сигнала

Ф1 и величины напряжения на конденсаторе 5. На выходе каскада формируется выажий уровень напряжения, бпизкий к амппитуде тактового сигнапа Ф1.

При этом открывается первый МДПтранзистор 3 и снимает заряд с конденса25 тора 5, а второй МДП-транзистор 4 закрывается. Выход элемента 9 остается заряженным до высокого уровня напряжения. Соотношения размеров транзисторов

3 и 4 (или пороговое напряжение первого

МДП-транзистора 3) выбираются такими,. чтобы выход элемента 9 успел зарядиться до напряжения, бпизкого к амплитуде тактового сигнала прежде, чем произойдет полный разряд конденсатора 5. По окончании действия тактового сигнала второй МДП транзистор 4 будет закрыт, выход эпемецта остается заряжейным, первый

МДП-транзистор 3 открыт, конденсатор 5 разряжен. Таким образом, за время дейст-® вия одного тактового сигнала Ф1 осуществпяется сдвиг (передача) погической 1" со входа каскада на его выход.

Выход каскада 9 в цифровых устройствах нагружен на вход анапогичнОго каска- 4 да, конденсатор 5 которого принимает на хранение переданную информацию. После использования (сдвига) этой информации выход рассматриваемого эпемента обнуляется (разряжается) и каскад готов к о новому циклу передачи информации.

Так как энергия от источника тактовых сигналов ф1 потребляется топько во время переходного процесса, то статическое потребление мощности отсутствует.

Если на входе каскада была информация, соответствующая логическому "О", 7396 55

1. Динамический регистр сдвига, содержаций в каждом иэ последовательно соединенных каскадов первый и второй

МДП-транзисторы, конденсатор, общую, входную, выходную и синхронизирующую шины, причем синхронизирующвя шина подключена к одной обкладке конденсатора, вторая обкладка которого соединена со стоком первого МДП-транзистора, исток которого подключен к общей шине, сток второго МДП-транзистора подключен к синхронизируюшей шине,а его затвор- к второй обкладке конденсатора я истоку нервого МДП транзистора, о т л и ч а юшийся тем, что, с целью упрощения и снижения потребляемой мощности, в нем исток второго МДП-транзистора подключен к затвору первого ЯДП-транзистора, и выходной шине, а сток первого МДП транзистора подключен к выходной шине.

2. Регистр по п. 1, о т л и ч а юшийся тем, что общая и синхрониэирующая шины обьединены.

Источники информации, принятые во внимание при экспертизе

1. Патент франции % 2027310, кл. g 11 С 19/00, 11.03.68.

2. Патент США >м 3454785, кл. 307-221, 1967. осуществляется передача уровня логяческой "1" со входа каскада на его выход, причем после цикла передачи вход кжкада подготовлен к приему новой информации (с выхода аналогичного каскада).

Если конденсатор 5 был разряжен, его емкость будет мала, и при подачи тактового сигнала Ф1 второй МДП-транзистор

4 будет закрыт. Напряжение на выходе каскада не изменится (передача логичес- 10 кий "0"). Поэтому снятие заряда (напряжение) с конденсатора 5 при передаче логическая "1" является необходимым условием для правильной передачи логического "0". Необходимо также заметить, что скачкообразное увеличение напряжения на затворе второго МДП-,транзистора 4 при передаче логической 1" на величину, почти равную амплитуде тактового сигнала ф1 (фиг. Зг), способствует увеличе- 20 нию скорости нарастания выходного напряжения, чем достигается высокое быстродействие квск ада.

Рассмотрим временные диаграммы работы однотжтного динамического элемен- 25 та по второму варианту. При заряженном конденсаторе 5 после подачи тактового сигнала Ф1 (фяг. 5а) напряжение на затворе второго МДП-транзистора 4 скачкообразно увеличивается (фиг. 5в), и на 30 выходе элемента начинается рост напряжения (фиг. 5б). В промежуток времени и t, равный длительности тжтового сигнала ф1, выходное напряжение нара<:тает до высокого уровня напряженйя. З>

По окончании тактового сигнала Ф1 оба транзистора 3 и 4 оказываются открытыми. Через открытый первый MQII-трвнзттстор 3 начинается разряд конденсатора 5„ а через открытый второй МДП-транзистор 0

4 - разряд выхода элемента.

Кж,только напряжение на конденсаторе 5 уменьшится до уровня Отто> (момент времени t на фиг. 5в), второй

МДП-транзистор 4 закрывается и на вы 4 ходе элемента 9 остается высокий уровень напряжения 0 вь,х . Через открытый первый МДП-транзистор 3 продолжается разряд конденсатора S no уровня U©>I, где

U практически рввнО низкому уровню 0

ILg напряжения тактового сигнала Ф1. Тж осуществляется передача уровня логической 1" со входа каскада на его выход и снятие заряда с конденсатора 5 в процессе передачи (сдвига) информации., 5

Если конденсатор 5 был Разряжен, его емкость будет мата и при подаче тактового сигнала ф1 второй МДП-транзистор 4 будет закрыт, Напряжение на выходе каскада не изменится (передача логический

"0 ). Поэтому снятие" заряда цри передаче логическая "1 является необходи-. мым условием для правильной передачи логического "0" ..

По окончании тактового сигнала ф1 требуется еще промежуток времени 1 (фиг. 5в) для разряда конденсатора

5. Отсутствие общей шины существенно упрощает регистр сдвига.

При подаче тактового сигнала передача информации осуществляется одновременно каскадами, подключенными к данной синхрониэирукмцей шине 8, разделенными между собой каскадами, подсоединенными к другой синхронизирующей шине.

Кроме того, каждый каскад обладает определенной задержкой при передаче информации, что обеспечивает правильную передачу произвольной входной последователыюсти импульсов и позволяет отказаться от применения дополнительных развязывающих звеньев или многофазной синхронизвцтщ.

Формул а иэобрете ния

7396 55 а) б)

ЗХ

В)

Составитель В. Хорошунов

Редактор Н, Шильникова Техред А. Щепанская Корректор Т. Скворцова

Ф

Закаэ 3052/9 Тираж 662 Подписное

11НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП «Патент", г. Ужгород, ул. Проектная, 4