Преобразователь напряжения в код

Преобразователь напряжения в код

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социапистическик

Республик (tij 39734 (6! ) Дополнительное к авт. санд-ву(22)Заявлено16,01,78 (2t) 2569153/18-21 с присоединением заявки М (23) ПриоритетОпубликовано 05.06.80. Бюллетень М 21

Дата опубликования описания 08,06.80 (51)М. Кл.

Н.ОЭ К 13/17 йнударатнаннвй кемнтет

СССР но делан нэобретеннй н открмтнй (S3) УДК 681. .325(088,8) Ю. Г„Еремин, О. П. Назаров, В. С. Степанов и А. 3. Ходоровский (72) Авторы изобретения (7I) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД

Предлагаемое изобретение относится

1к вычислитепьной технике и может быть использовано в контрольно-измерительных системах различного назначения.

Известна структура асинхронного преобразования, состоящая из тэ ступеней где т чисдо разрядов преобраэоватепя, каждая иэ которых включает в себя орган сравнения и цифроаналоговый преобразоватедь, управляемый с выходов органов

10 сравнения предыдуших ступеней (11

Существенным недостатком указанных структур является возможность возникновения ошибки " неоднозначности счи- . тывания", которая может достигать 50% от диапазона измеряемой величины, Причиной укаэанной ошибки является наличие в характеристиках органов сравнения зоны

"нечувствительности, me они могут с не которой вероятностью находиться как в единичном, так и в нулевом состоянии, Соответственно изменяются и состояния органов сравнения последующих младших ступеней. Код, снимаемый в этот момент с преобразователя, может значительно отличаться от истинного.

Известен преобразоватепь, включающий в себя блок формирования выходных данных, по два органа сравнения и по одному цифроаналоговому преобразователю в каждой разрядной ступени, причем выходы, цифроаналоговых преобразователей через апементы суммирования, вторые входы которых соединены с источником опорных напряжений, подключены ко входам органов сравнения соответствующей ступени.

Использование в каждой разрядной ступени преобразователя двух органов сравнения позвопяет существенно снизить вероятностьвоэникновенияошибки неодноэнач ности". При значениях входного сигнала близких к величине эталонного ° напряже ния одной из ступеней возможно появление неравнозначной комбинации на выходах соответствующей пары органов сравнения.

В атом случае выходной код формируется независимо от состояния органов сравне-

739

20

30

45

55

3 ния последующих ступеней, чем устраняется "неоднозначность" в получаемом коде (2).

Однако из-за различной длительности переходных процессов в оргайах сравнения каждой пары, появление неравнозначной комбинации возможно и при переходе состоянийорганорсравнения впаре из однойравнозначной комбинации в другую. В этом случае появление неравнозначной комбинации может привести к получению ошибочного выходного кода, Другим недостатком преобразователя при его использовании в следящем режиме является низкая допустимая скорость изменения входного сигнала. Для того, чтобы преобразователь успевал следить за сигналом в этом режиме необходимо, чтобы за время изменения сиг нала на один квант все переходные процес- сы в преобразователе заканчивались, Максимальное время перестройки преобразователя в этом случае опрепеляется суммарной длительностью переходных процессов в двух органах сравнения и двух цифроаналоговых преобразователях. С учетом указанного, неравенство, ограничивающее допустимую скорость изменения сигнала в данном преобразователе, можно представить в виде

N(Q- +oc+ цст .Я

-I где Ч(Х) — допустимая скорость изменения входного сигнала, ц — ш &Г к BBHTGBB HHH вхо диого сигнала по уровнЮ; — длительность переходных про"ос" i- an цессов в органах сравнения и цифроаналоговых преобразователях соответственно.

Бель изобретения — устранение ошибки неоднозначности считывания и увеличение допустимой скорости изменения входного сигнала.

Поставленная цель достигается тем, что в преобразователь напряжения в код с числом ступеней, равным числу двоичных разрядов преобразоватеЛя, содержащий блок формирования выходных данных, одйн орган сравнения в первой (старшей) .разрядной ступени и по два во всех последующих, причем один из входов органов с авненич подключен к входной шине прер образователя, вторые вхопы органов сравнения трех первых ступеней подключены к выходам источника опорных напряжений, а последующих ступеней — к выходам элементов суммирования, один из входов которых соепйнен с соответствую734

4 щим выходом источника опорных напряжений, а второй с выходом основного цифро-аналогового преобразователя данной ступени во все младшие разрядные ступени

3 преобразователя, начиная с третьей, введены по пва дополнительных органа сравнения, причем вторые входы дополнительных органов сравнения третьей ступени непосредственно соединены с выходом ис10 точника опорных напряжений, а последующих ступеней — с выходами дополнительных элементов суммирования, подключенных одним из входов к соответствующему выходу источника опорных напряжений, а другим к выходу дополнительного цифроаналогового преобразователя данной ступеии, выходы органов сравнения подключены.ко входам блока формирования выхойных данных блок управления цифроаналоговыми преобразователями и блока выделения поддиапазонов, выходы которого соединены со вторыми входами блока формирования выходных данных и через блок управления цифроаналоговыми преобразователями со входами цифроаналоговых преобразователей.

На фиг.. 1 привепена блок-схема предлагаемого устройства; на фиг, 2 поясняется принцип формирования эталонных шкал в устройстве.

Устройство содержит один орган 1 сравнения в первой ступени, два 2 и 3 во второй и по четыре 4-7 в последующих ступенях, по четыре элемента 8-11

35. суммирования, в каждой разрядной ступени, начиная с четвертой, источник 12 опорных напряжений, основной и дополнительный цифроаналоговые преобразователи 13 и 14 во всех ступенях, начиная с четвертой, блок 15 формирования выходных данных, блок 16 выделения поддиапазона, блок 17 управления цифроаналоговыми преобразователями и входную шину 18.

Шкалы каждой разрядной ступени формируются с помощью эталонных напряжений (см. фиг, 2), подключаемых к правым входам соответствующих органов сравнения. Возможные значения эталонных напряжений соответствуют положению концов отрезков, отмеченных в каждой ступени сплошными линиями, Бифрами на рисунке обозначены номера органов сравнения, на которые подается панное эталонное напряжение, Преобразователь осуществляет преобразование аналогичного входного напряжения в код Грея, Эталонные шкалы трех

5 7397 старших разрядных ступеней образуются путем подключения э-.алонного напряжении 1/2У п,ду, ко входУ оРгана 1 сРавнении, 3./4 ),,„ и 3/4 Х„„,ко входам органов 2 и 3. сравнения и напряжений. .2 .й

6 <, Хв ы8Хп > ) Х п, ковходам органов 4-7 сравнения третьей ступени соответственно, Эти напряжения образуют постоянные шкалы трех старших ступеней . креобразователя. Напряжения, подавае- 10

; мые на правые входы органов сраВнения этих ступеней, не меняются в течение всего времени работы преобразователя.

Начальные напряжения, подаваемые на входы органов 4-7 сравнения последую- 15 щих младших разрядных ступ«еней уста навливаются равными. —.Х вЂ” Х

Ъ п к У пОХ

5 .. 7

2, таМ gt ток

-Х соответственно, где

20 порядковйй номер разрядной ступени, считая со старшей.Эти напряжения обеспечивают формирование эталонных шкал, расположенных в левых частях диапазона (фиг, 2). В исходном- состоянии преобразуемое напряже- 25 ние отключено от входной шины преобразователя, При этом все органы сравнения находятся в нулевом состоянии и на-. пряжения на выходах цифроаналоговых преобразователей 13 и 14 равны нулю, 30 . - При подключении преобразуемого напряжения к входной шине преобразователя состояние органов сравнения изменяется в соответствии с выражением:

С

З5 х О +—

ЭТ1 2

$(g). =. О тфи. х О

3» (С

1

Йл(9 t о --<к<о, е е

Т4 2 Эт„- 2 (2) где j(g) > — функция, реализуемая . j -ым органом сравнения 1-ой ступени, О

1 ° 39тъ эталонное напряжение, подаваемое на правый axon этого органа сравнения; ь -ши- 45 рина зоны нечувствительности"органов сравнения (ЫсДрЯ ; (Д- условные вероятности появления единицы и нуля на . выходе органа сравнения при заданном

Х соответственно, 50

Обозначаем логическую переменную,описывающую состояние данного органа сравнения через с1 .

Рассматриваем работу преобразования на примере кодирования входного напря жения, равного 5/8Х „ц хпятиразрядным преобразователем данного типа. При под-ключении этого напряжения к входной ши34 6 не преобразователя органы 1 и 2 сравнения двух первых ступеней, 4 и 5 третьей ступени и все органы сравнения младших ступеней переходят в единичное состояние, Поскольку входное напряжение находится в зоне "нечувствительносж органа 6 сравнения третьей ступени, то состояние этого органа сравнения может принимать как единичное, так н нулевое значение, По состоянию органов сравнения трех старших ступеней формируются суммарные эталонные напряжения на правых входах органов сравнения четвертой ступени, Эти напряжения образуются пу тем суммирования эталонных напряжений блока 12 опорных напряжений и выходных напряжений цифроаналоговых преобразователей 13 и 14. Формирование суммарных эталонов на входах органов сравнения четвертой ступени осуществляется следующим образом, Если. входное напряжение (-лежит в ии ервале /=4), t то на выходе цифроаналогового преобразовате ля 13 четвертой ступени формируется напряжение, равное 1/2Х щ Хи эталонные напряжения органов 4 и 5 сравнения устанавливаются сим метрично относительно напряжения 5/8 X wag (фиг. 2). Такое же напряжение 1/2) „„с,, образуется на выходе цифроаналогового преобразователя

14 этой ступени, если. Х Ях„„с„„,Х д„1

Приэтом ОЬ =1.В противном случае выход ное напряжение цифроаналогового преобразователя 14 рацио нулю

Таким образом, при изменении состоя-, ния органа сравнения в третьей ступени на противоположное пара органов(6 и 7) сравнения четвертой ступени изменяет свое положение, а пара (4 и 5) положе- . ния не Меняет. Определение диапазона, в котором лежит преобразуемое напряжение и формирование сигнала управления цифроаналоговыми преобразователями осуп1ествляется с помощью блока 16 выделения.поддиапазонов и блока 17 управления цифроаналоговыми преобразователями.

Логика блока 15 формирования выходных данных обеспечивает участие в формировании цифры в данном разряде выходного кода только той пары, котьрая не меняет . своего положения при изменении состояния одного из органов сравнения старших ступеней, В формировании цифры в четвертом разряде выходного кода в рассматриваемом примере участвует пара (4 и 5), а пара (6 и 7) в формировании этой цифры участия не принимает.

7 73

Выделение пары, йо которой определяется цифра в данном ра« ряде выходноГо кода осуществляется с помощью блока 16 выделения поддиапаэонов. В четвертом

:Разряде выходного кода цифра определяе ся по состоянию пары (у и 5), если входное напряжение лежит в первой и третьей четверти диапазона и по состоянию пары (6 и 7), если — во второй и четвертой. Определение цифры в пятом раз ряде выходного кода осуществляется по состоянию органов 4 и 5 сравнением этой

<Фупени, если входное напряжение лежит в первой, третьей, пятой или седьмой октаве диапазона и по состояниям органов 6 и 7 сраэненйя, если входное напряжение лежит во второй, четвертой, шестой или восьмой октавах. Суммарные.

". " эталоны" на входах органов сравнения пятой ступени образуются сложением соответствующих напряжений блока опорных напряжений с выходными напряжениями цифроаналоговых преобразователей 13 и

14 данной ступени, Выходные переменные блоки 16 выделейия поддиапазонов в предлагаемом преобразователе описываются выражением: ц=0 b =а а

1 2 ,-«1@3 Q =О1а6

2 су о д3 "о дЪ< 6

° 4 2 1О 2 3

° t3 = а 3 =сРа"

5 3

Ъ

Первые четыре переменные этого блока определяют четверть,. а следующие восемь — октаву диапазона, в которой лежит преобразуемое напряжение.

Логические выражения, описывающие процедуру получения цифр в выходном коде преобразователя можно представить в виде:

У ,с„=а„.

С =а,а

С =а" онуча а

Ъ Ъ Ъ 3

4О ((О„чЬ )ча О (:) чЪ )

С -0 (Pц чЬ ЧЬ,,)Ча a" (1д йЧЬ ×Ü ) (4)

Здесь С1 — логические переменные, описывающие значения цифр в соответствующих разрядах выходного кода.

9734 8

Выходные переменные блока 17 уп равления цифроаналоговыми преобразова телями пятиразрядного преобразователя описываются выражениями:

5 д„=а «с.„ь д => а4 ча

66= Ьдоь Ъ3адч b„a4 (5)

С учетом соотношений (5) суммарные эталоны, формируемые на правых входах органов сравнения четвертой и пятой ступеней можно представить в виде:

О -4= — Х .+д х

1 1

ЗТ 16 Мах,12

5 = — Х +Й вЂ” Х

25 ЭТ, 16 пах 4 2 и аХ

ЭТ4 Ь 1 "1ах 2 2. MAX

U 1=-Х +8 -Х

Зо эТ4,16" пах 2 2 мах д -х

3 2 1 аХ Ь 2 па Х

« 1 1

3 ЭТ5 2 п а .. 32 tnax 44 мах

0 5 = — Х +д -Х +Й Х

Х +д -х +

5 .1

5 М. п ОХ 5 2 \т1Ш Ь4 rnaX

0 > — Х +ä — Х

7 эт 32 мах 5 2. щах+с3 4Х„щах (6) Этап начальной обработки в рассматриваемом преобразователе заканчивается

45 по окончании переходных процессов во всех ступенях преобразователя; При этом на выходе блока формирования выходных данных устанавливищтся код, соответствующий преобразуемому напряжению. Иэ> менение состояния одного иэ органов сравнения старших ступеней в результате попадания входного напряжения в его зону нечувствительности" не приводит к ошибкам в определении цифр s остальных разрядах преобразователя, Действительно, измененйе .состояния органа 6 сравнения в третьей ступени приводит к изменению положения органов 6 и 7 сравнения четвертой ступени.

5 !

О д Преобразователь напряжения в код с числом ступеней; равным числу двоичных разрядов преобразователя, содержаший блок формирования выходных данных, один орган сравнения в первой (старшей)

2в разрядной ступени и по два во всех пос ледуюших, причем один из входов органов сравнения подключен к входной шине преобразователя, вторые входы органов сравнения трех первых ступеней подклю25 чены к выходам источника опорных напряжений, . а последуюших ступенейк выходам" элементов суммирования, один иэ входов которых соединен с соответствуюшим выходом источника опорных на30 пряжений, в второй с выходом основного цифроаналогового преобразователя данной ступени, отличающийся тем, что, с целью устранения ошибки не однозначности считывания и увеличения

35 допустимой скорости изменения входного сигнала, во все младшие разрядные ступени преобразователя, начиная с третьей, введены по два цополнительных органа сравнения, причем вторите входы дополнительных органов сравнения третьей ступени непосредственно соединены с выходом источника опорных напряжений, а последующих ступеней — с выходами дополнительных элементов суммированйя, 45 подключенных одним иэ входов к соответствующему выходу источника опорных напряжений, в другим к выходу дополнительного цифроаналогового преобразователя данной ступени, выходы органов

5О сравнения подключены ко входам блока формирования выходных данных, блок управления цифроаналоговыми преобразователями и блока выделения поддиапазонов, выходы которого соединены со вторыми

55 входами блока формирования выходных . данных и через блок управления цифроаналоговыми преобразователями со входами цифроаналоговых преобразователе й, 9 7

Однако поскольку в формировании цифры в данном разряде участвует только; пара (4 и 5) то изменение положения пары (6 и 7) не влияет на цифрув этом разряде выходного кода. Изменения поло- . жения оргащ>в сравнения в последующих ступенях преобразователя вообще не происходит. Следовательно,и цифры в вы. ходном коде, формируемые этими ступенями, не меняются. Таким образом, изменение состояния органа 6 сравнения в третьей ступени приводит к измейению цифры лишь в одном: третьем разряде преобразователя, При этом""ошибка цифрового представления не февмшает едини- цы младшего разряда.

Проведенный анализ процесса преобразования показывает, что максимальная величина ошибки " неоднозначности" в предлагаемом преобразователе снижена по сравнению с известными асинхронными преобразователями с величиныА („, I 2 до величины, не превышающей кванта. Это существенно расширяет области применения асинхронных преобразователей в различных системах обработки быстроменяюшихся процессов, Кроме того, введенные изменения позволяют повысить допустимую скорость изменения сигнала в следящем режиме. Это обеспечивается тем, что одна из пар органов сравнения, не учвствуюшая в- данный момент в формировании выходного кода, .следит эа изменением. входного напряжения. При этом к моменту, когда блок выделения поддиапазонов вырабатывает команду на смену пары, формирующей цифру в данном разряде выходного кода, все переходные процессы в этой паре заканчиваются. В этом случае время, затрачиваемое на формирование нового выходного кода, определяется только длительностью переходных процессов в органе сравнения и ло. гической части преобразователя. Время же обработки сигнала всеми ступенями преобразователя определяется суммарной длительностью переходных процессов в двух органах сравнения и одном цифро« аналоговом преобразователе, Для того, чтобы ошибка цифрового представления не превысила единицы младшего разряда,необходимо, чтобы входное напряжение изменилось за это время не более, чем на

3. Неравенство, ограничивающее допустимую скорость изменения сигнала, в этом случае можно представить в виде:

Ъф — > 2 С +<

Ч(Х Ос цап

39734 l0

Сравнение результатов аналитического расчета предельно. допустимых скоростей изменения контролируемых процессов, про веденное нв основании неравенств (1) и (7),показывает, что введенные изменения позволяют не менее чем в три раза увеличиты допустимую скорость изменения входного сигнала в предлагаемом преобразователе по сравнению с известными. Это позволяет использовать предлагаемый преобразователь для представления более быстрых" процессов, Формула изобретения

11 739734, . 12

Источники информации, формации. М., "Энергия", 1972, принятые во внимание при экспертизе с. 34.

2, Авторское свидетельство СССР

1, Галушкин А. И. и др. Оператив- М . 507930, кл, Н 03 К 13/17, 1976 ная обработка экспериментальной ин- 5 (прототип).

730734,к

1 !

6 7 q J 6

1 — 1 3 — и 0 — -1

l ! ! !

1 фиа2

Составитель А, Кузнецов

Редактор С, Тараненко Техред О. Андрейко Корректор И. Муска

Заказ 3056/10 Тираж 995 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4! ! !

1 ! Р !

I !

1 ! g, р.

Ю 5 —

-1 ! !

I

I !

1 7

pp) у б 7

1 — —

I ь — 7 г 5 6

I !

1 ! !