Линейно-круговой интерполятор

Линейно-круговой интерполятор

Иллюстрации

Показать все

Реферат

 

Союз CoiotcKNx

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТЕЛЬСТВУ

<и> 741234 (61) Дополнительное к авт. свид-ву (22) Заявлено 220178 (21) 2574790/18-24 с присоединением заявки HP— (23) Приоритет—

Опубликовано 1506.80. Бюллетень М 22

С51)М. Кл.

6 05 В 19/18

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621. 503. 55 (088. 8) Дата опубликования описания 20.06. 80 (72) Авторы изобретения

Г. Я. Кузьмин, В. Л. Кошкин, В. П. Росляков и Е. П. Шарапов (71) Заявитель (54 ) ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯ TOP

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах программного упРавления станками. 5

Известны линейно-круговые интерполяторы, построенные на основе цифровых дифференциальных анализаторов (ПДА) параллельного действия, в которых для повышения точности интерполя-1р ции окружности эа счет исключения погрешности интегрирования, работа каждого из двух охваченных обратной связью интеграторов происходит последовательно (1).

Недостатком этих устройств является двойное снижение быстродействия (no сравнению с устройствами с син- хронно работающими интеграторами) компенсация которого эквивалентна увеличению объема электронного оборудования в два раза.

Наиболее близким техническим решением к данному изобретению является линейно-круговой интерполятор на основе ПЩА последовательного действия с синхронно работающими интеграторами системы числового программного управления, содержащий блок задания программа, блок задания скорости, элемент И, блок памяти координатных приращений, коммутатор, два интегратора, каждйй иэ которых содержит счетчик, первый и второй регистры, первый и второй сумматоры, блок памяти старшего разряда, преобразователь последовательно=параллельного кода в последовательный, схему блокировки уменьшения номера старшего разряда, причем первые входы всех регистров каждого интегратора соединены с выходами блока задания скорости, вторые входы первых регистров связаны с первыми выходами блока задания программы и входами блоков памяти, третьи входы первых сдвиговых регистров связаны с выходами первых сумматоров и первыми входами вторых сумматоров, выходы первых сдвиговых регистров связаны с первыми входами первых сумматоров, второй выход блока задания программ соединен с первым входом коммутатора, третьи выходы блока задания программы соединены с первыми входами счетчиков, вторые входы которых связаны со вторыми входами коммутатора, подключены к выходам блока памяти координатных приращений и выходам интерполятора, вых741234

20

Целью изобретения является повышение точности, быстродействия интерполятора и уменьшение затрат оборудования.

Поставленная цель достигается тем, 35 что в линейно-круговом интерполяторе, содержащем коммутатор, первые входы которого соединены с выходами блока памяти координатных приращений, а второй вход — с первым выходом бло- 40 ка задания программы, подключенного вторым выходом к первому входу блока задания скорости, второй вход которого подсоединен к выходу элемента И, и координатные интеграторы, каждый иэ которых состоит иэ счетчика и последовательно соединенных первого регистра, первого сумматора, .второго сумматора и второго регистра, второй вход которого подключен к соответствующему выходу блока задания скорости и первому входу первого регистра, сое55 бО

65 ды счетчиков связаны со входами элемента И, выход которого связан с первым входом блока задания скорости, второй вход которого связан с четвертым выходом блока задания программы, а первые выходы вторых сумматоров соединены через преобразователи последовательно-параллельного кода в последовательный со входом блока памяти координатных приращений, вторые. входы которого соединены с выходами схем блокировки уменьшения номера старшего разряда, вторые выходы вторых сумматоров соединены со вторыми входами вторых регистров, а выходы блоков памяти старшего разряда связаны со входами схем блокировки уменьшения номера старшего разряда и третьими входами блока памяти координатных приращений (2).

Недостатком этого интерполятора является его низкая точность, а увеличение точности такого интерполятора за счет последовательной работы интеграторов вызывает также снижение быстродействия вдвое, что,учитывая многотактность работы последовательного интегратора, приводит к недопустимому снижению быстродействия. Действительно, при использовании 24-разрядных чисел цикла операция увеличивается на 25 тактов. диненного вторым входом с выходом первого сумматора, а третьим входом — с соответствующим третьим выходом блока задания программы, соответствующий четвертый выход которого подключен к первому входу счетчика, соединенного выходом с соответствующим входом элемента И, а вторым входом — с выходом интерполятора и с соответствующим выходом блока памяти координатных приращений, подключенного одним иэ входов ко второму выходу второго сумматора, каждый координатный интегратор содержит элемент ИЛИ и третий сумма15

25 тор, выход которого подключен ко второму входу второго сумматора, первый вход -1 к выходу второго регистра, а второй вход — к соответствующему первому выходу коммутатора и к первому входу элемента ИЛИ,. выход которого соединен со вторым входом первого сумматора, а второй вход — с соответствующим вторым выходом коммутатора.

На чертеже показана структурная схема интерполятора.

Интерполятор состоит иэ блока задания программы 1, с выхода которого информация о величине подачи по цепи 2 поступает в блок задания скорости 3, а по цепи 4 информация, определяющая направление движения при круговой интерполяции, поступает в коммутатор 5 сигналов обратной связи. С выходов блока задания скорости 3 по цепям 6 и 7 тактовые импульсы поступают во вторые регистры 8 и 9 координатных интеграторов 10 и 11. В первые регистры 12 и 13 с выходов блока задания программы 1 по цепям 14 и 15 заносятся величины приращений аХ аЧ при линейной интерполяции или координаты начальной точки дуги окружности „, Чн при круговой, а по цепям 16, 17 в счетчики 18, 19 заносятся приращения координат л Х, аЧ при линейной интерполяции и aЧ, ьХ вЂ” при круговой.

Выходы младших разрядов регистров 12 и 13 цепями 20, 21 связаны с первыми сумматорами 22, 2 3, служащими для коррекции значений подынтегральных функций, а их выходы по цепям 24, 25 связаны со входами старших разрядов регистров 12 и 13 и входами вторых сумматоров 26, 27,. выходы которых подключены по цепям 28, 29 к старшим разрядам регистров 8 и 9. Вторые входы сумматоров 22, 23 по цепям 30, 31 связаны с выходами элементов ИЛИ 32, 33, входы которых по цепям 34, 35 соединены с выходами коммутатора 5. Первые входы элементов ИЛИ 32, 33 и вторые входы сумматоров 36, .37 по цепям

38, 39 соединены с коммутатором 5.

Первые входы третьих сумматоров 36, 37 цепями 40, 41 связаны с младшими разрядами регистров 8 и 9, а выходы сумматоров 36, 37 по цепям 42, 43— со вторыми входами сумматоров 26, 27.

Выходы сигналов переполнения сумматоров 26 и 27 цепями 44 и 45 связаны со входами блока памяти координатных приращений 46, с выходов которого по цепям 47, 48 сигналы приращений соответствующих координат поступают на входы коммутатора 5, счетчиков 18>

19 и выход интерполятора. Сигналы нулевого состояния счетчиков 18, 19 по цепям 49, 50 поступают на входы элемента И 51, выход которого цепью 52 подключен ко входу блока задания скорости 3.

Интерполятор может работать в двух режимах: в режиме линейной и круговой

74 1234 интерполяции . В режиме линейной интерполяции работа интерполятора происходит подобно работе любого интерполятора, построенного на последовательных ЦДА, т. е. приращения и Х, аУ, хранимые в регистрах 12, и 13, последовательно суммируются с содержимым регистров 8 и 9, куда и заносится результат, а выделенные блоком

46 сигналы приращений поступают на выход интерполятора по цепям 47, 48 и одновременно на вычитающие входы счетчиков 18, 19 ° Совпадение нулевых состояний счетчиков 18, 19 определяется элементом И 51, который вырабатывает сигнал окончания отработки участка интерполяции. Так как при линейной интерполяции коммутатор 5 командой, поступившей по цепи 4 закрыт, то элементы ИЛИ 32, 33, а также сумматоры 22, 23 и 36, 37 никакого действия на работу интерпо- 20 лятора не оказывают.

В режиме круговой интерполяции в зависимости от четверти окружности и направления движения командой, поступившей на коммутатор 5 по цепи 4, 25 устанавливается некоторая очередность прохождения сигналов переполнения с выходов 47, 48 через коммутатор 5.

Пусть, например, подынтегральная функция ЦДА 10 будет увеличиваться, эй а ПДА 11 уменыааться. Тогда каждый импульс приращения с выхода 46, поступивший на коммутатор по цепи 48, поступит в цепь 38 в виде последовательности нулей;с единицей в млащаем разряде, то есть 0000...01, а каждый импульс приращения из цепи 47 поступит в цепь 35 в виде единицы дополнительного кода, то есть llll 11.

Воздействие комбинации 000....01 на входы сумматора 22, 36 обеспечит по- @ ступление на вход сумматора 26 комбинации, эквивалентной той, которая возникла бы при попеременной работе интеграторов 10, 11, так как приращение, возникшее в этом цикле в интеграторе ll, учитывается благодаря работе сумматора 36, интегратором 10 так же, как если бы оно возникло в предшествующем цикле интегрирования.

Сумматор 22, как обычно обеспечивает 50 коррекцию подынтегральной функции регистра 12 íà +1 Очевидно, что воздействие комбинации 111...11 на сумматор 23 обеспечит коррекцию подынтегральной функции в сдвиговом ре- 55 гистре 13 на <1 . Интерполяция, дуги, таким образом будет продолжаться до тех пор, пока нулевое состояние счетчиков 18, 19 по цепям

49, 50 на элемент И 51 не дает ко- щ манду . останов на блок задания скорости 3. При интерполяции участка дуги в обратном направлении аналогично будет работать сумматор 37 и элемент ИЛИ 33, а элемент ИЛИ 32 и сумматор 36 отключаются.

Таким образом, корректирующие поправки, вводимые сумматорами 36, 37, обеспечивают эффект поочередной работы интеграторов, тем саум исключаются погрешности интегрирования беэ двойного увеличения объема электронного оборудования или двойного снижения быстродействия устройства.

Формула изобретения

Линейно-круговой интерполятор, содержащий коммутатор, первые входы которого соединены с выходами блока памяти координатных приращений, а второй вход — с первым выходом блока задания программы, подключенного вторым выходом к первому входу блока задания скорости, второй вход которого подсоединен к выходу элемента И, и координатные. интеграторы, каждый из которых состоит из счетчика и последовательно соединенных первого регистра, первого сумматора, второго сум- матора и второго регистра, второй вход которого подключен к соответствующему выходу блока задания скорости и первому входу первого регистра, соединенного вторым входом с выходом первого сумматора, а третьим входом - . с соответствующим третьим выходом блока задания программы, соответствующий четвертый выход которого подключен к первому входу счетчика, соединенного выходом с соответствующим входом элемента И, а вторым входом — с выходом интерполятора и с соответствующим выходом блока памяти координатных приращений, подключенного одним из входов ко второму выходу второго сумматора, отличающийся тем, что, с целью повыаения точности и быстродей-.„ ствия интерполятора, каждый координатный интегратор содержит элемент ИЛИ и третий сумматор, выход которого подключен ко второму входу второго сумматора, первый вход — к выходу второго регистра, а второй вход — к соответствующему первому выходу коммутатора и к первому входу элемента ИЛИ, выход которого соединен со вторым входом первого сумматора, а второй вход — с соответствующим вторым выходом коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Воронов A. A. и др. Цифровые аналоги для систем автоматического управления. М.-Л., AH СССР, 1960, с. 114-121, рис. 59.

2. Техническое описание системы программного управления Н33-1М.

Г63.035 117 Т0. Л., ЛЭМЗ, 1975, с. 45 <прототип,) .

741234

Составитель Н. Белинкова

Редактор Н. Каменская Техред О.Андрейко Корректор Г. Решетник

Заказ 3202/4б

Тираж 956

Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4