Цифровой функциональный преобразователь

Цифровой функциональный преобразователь

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

< >742947 (61) Дополнительное к авт. свид-ву (22) ЗаявленО 040577 (21) 2482567/18 — 24 с присоединением заявки № (23) Приоритет

Опубликовано 250680. Бюллетень ¹ 23

Дата опубликования описания 250680 (5!)М. Кл.2

G 06 F 15/34

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 327 (088 . 8) (72) Авторы изобретения

Е.Ф. Киселев и Г.Г. Кузнецова (71 ) Заявитель (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫИ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычисли.тельной технике и может быть использовано для сопроизведения различных функций (например синусов 5 и косинусов) одного аргумента изменяющегося с высокой скоростью.

Известен цифровой функциональный преобразователь, имеющий в своем составе Оперативные или постоянные запоминающие устройства. Так,самыми быстродействующими из них являются специализированные устройства, выполненные на основе постоянных запоминающих устройств (Зу) или устройств типа дешифратора-шифратора, выполненные на логических комбинационных элементах (1) .

Наиболее близким К предлагаеМОМу является цифровой фукнциональный преобразователь, содержащий регистр старших разрядов, регистр младших разрядов, блок памяти, блок умножения и выходной сумматор, первая группа входов которого соединена с первой группой выходов блока памяти, вторая группа входов — с выходами блока умножения. Запоминающий блок извест.ного устройства содержит дешифратор, блок памяти значений функции в узло-.. вйх точках участков аппроксимации, блок памяти угловых коэффициентов участков аппроксимации, два блока логических элементов И и две группы логических элементов ИЛИ, с первой из которых снимается код значения функции в узловой точке 1-го участка аппроксимации, а со второй — код углового коэффициента j-го участка аппроксимации. Причем номер )-го участка аппроксимации определяется выражением

1= »1» 1-1

x,„.2

1=1 и может принимать значения из ряда

0 1 2 (2и«-1с»«1) где 11 -k — разрядность регистра старших разрядов;

1С»- разрядность регистра младших разрядов, 1-1

Х и 2 — соответственно разрядный

1 и весовой коэффициенты

1-го разряда регистра младших разрядов.

Следовательно, емкость ЗУ генератора составляет

C„= (qw+k„) 2 "бц.т, 742947 где Yl — разрядность воспроизводимой генератором функции, "ч — разрядность углового коэффициента, вырабатываемого на выходах второй группы ЗУ.

Работа генератора (преобразователя) основана на принципах кусочнолинейной аппроксимации, при этом он обЛадает быстродействием, близким к быстродействию устройств, выполненных на основе ЗУ или логических устройств тица дешифратора-шифторатора и простоту и точность устройств, построенных по методу кусочно-линейной аппрс ксимации )2) . ,Однако, так как при построении устройства узловые точки выбраны в начале,участков аппроксимации, число которых определяется точностью воспроизведения функции, то ЭУ генератора имеет значительную емкость, что вызывает определенные трудности при построении на основе этого генератора устройства для воспроизведения многоразрядной функции.

Цель изобретения упрощение устройства.

Поставленная цель достигается тем, что устройство содержит коммутатор, сумматор адреса и корректирующий сумматор, входы которого соединены со второй и третьей группами выходов блОка памяти, выходы корректирующего сумматора подключены ко входам первой группы блока умножения, вторая группа входов которого через коммутатор соединена с выходами регистра младших разрядов, управляющий вход . коммутатора соединен с управляющими входаии корректирующего сумматора, блока умножения, со входом младшего разряда первой группы входов сумматора адрес и с выходом младшего разряда регистра старших разрядов, причем остальные входы первой группы входов сумматора адреса соединены с управляющей шиной устройства, входы второй группы сумматора адреса подключены к выходам регистра старших разрядов, а выходы сумматора адреса соединены со входами блока памяти.

На чертеже приведена схема цифрового функционального преобразователя.

Схема содержит регистр 1 старших разрядов и регистр 2 младших разрядов, коммутатор 3, подключенный к прфым и инверсным выходам регистра

2, сумматор 4 адреса, входы первой группы которого подключены к выходам старших разрядов регистра 1, выход мЛадшего разряда которого соединен со входом младшего разряда первой группы входов сумматора адреса 4, входы остальных разрядов второй группы которого подключены к шине логического нуля блоI ка 5 памяти, имеющего три группы

65

Работа преобразователя основана на принципах кусочно-линейной аппрок"имации, при этом преобразователь по И -разрядному коду аргумента х, изменяющемуся, например от x=0

1цо х=х С1 вырабатывает и„ -раэрядвыходов и группы адресных входов, подключенных к выходу переполнения и к выходам суммы сумматора 4 адреса, корректирующий сумматор б, у которого входы первой и второй группы соответственно соединены с выходами второй и с выходами третьей групп блока 5, блок 7 умножения, выходной сумматор 8.

Регистр старших разрядов определяет старшие разряды — И-разрядного кода аргумента (К, и), которые определяют -тый участок, на котором аппроксимируется функция Ч(Х)

Регистр младших разрядов определяет те младшие разряды аргумента, по которым производится аппроксимация функции на -том участке.

Сумматор 4 адреса представляет собой (vl -К вЂ” 1) -разрядный параллельный комбинационный сумматор.

20 Адрес сумматором 4 адреса определяется (n> К ) -разрядным кодом, старший разряд которого снимается с выхода переполнения сумматора 4.

Блок памяти универсального преобразователя может быть выполнен на основе оперативного ЗУ или постоянного Зу с электрической перезаписью информации, а блок памяти специализированного преобразователя может быть выполнен, например по схеме дешифратора-шифратора на комбинационных логических элементах. дешифратор такого блока имеет(И -К ) входов и(2 4 " 1) выходов и управ ляет работой шифратора таким образом, что на выходах первой группы блока памяти вырабатывается ИЧ -разрядный код функции 3 (Х))в узловой точке середины j-го участка аппроксимации; на выходах второй группы блока памяти

40 вырабатывается k разрядный код уг- лового коэффициента k,представляю ющий собой приращение функции на правой (левой) половине -го участка аппроксимации, на выходах третьей

45 группы блока памяти вырабатывается

k разрядный код kj поправки углово3 .ч.

ro коэффициента, представляющий собой разность приращений функции на полуучастках 1-го участка аппрок50

Следовательно, емкость блока памяти предлагаемого устройства составляет

С2= Ф, +К,„+ к,„) 2 - 1 1йит.

Так как k в несколько раэ меньше то емкость блока памяти предложенного преобразователя примерно в два раза меньше емкости блока памяти прототипа.

742947

С выходов первой группы блока

5 Ч (Х1) поступает на входы выходного сумматора 8, а с выходов второй.и .третьей группы блока 5 коды k u

1 поступают соответственно йа вхо сумматора б коррекции, выходы

60 ный код функции 1(1() . для этого отрезок области определения функции () от X= Х,„„„2 "" " до х

=Х 1+ 2 " 1(> j разбит на 2 " ". +)

Wa» равных участков аппроксимации, величина кажд(го из которых равна 5

Х„„С „2 " " Причем узловая точка выбрана в середине каждого j-ro участка арпроксимации, а код номера

g-ro участка определяется по коду регистра 1 сумматором 4 адреса. Поэтому с регистра 1 управляющая (Ay - k» ) -разрядная часть кода аргумента х поступает на сумматор адреса 4 таким образом, что на его выходах, подключенных к адРесным входам блока памяти, вырабатывается (hy,-k»)— разрядный код номера j-ro участка аппроксимации, который связан с кодом регистра 1 и выходным кодом сумматора адреса 4 следующим соотношением

0»» -; д iп»М» =и -М . =А 2,Е Х.2. = Е a„2

1=2 4=1 — номер участка аппроксимации, принимающий значения из ряда

0,1,2...,2 » » у о х и 2 — соответственно раз1 рядный и весовой коэффициенты младшего N разряда регистра 1, х . и 2 — соответственно разрядный и весовой коэффициенты 1-ro Разряда ((>r 2) регистра 1; 35 х и 2 — соответственно раз4 рядный и весовой коэффициенты 1-го разряда кода на выходах сумматора адреса 4. К)

По коду g блока памяти вырабатывает на первой группе выходов И вЂ” разрядный код функции в середине участка аппроксимации, Причем (;) =ч И х„ "), - » " » где Х„,, 2 — величина половины участка аппроксимации;

На второй группе выходы „-pазpsд- 50 ный код k углового коэффициента

1-го участка аппроксимации, причем ф, ° = (Х, .g - Q » +1 ») (Х

На третьей группе выходов k =pa3" 55

I.

3 рядный код k . поправки углового коэффициента, причем ((*((-(ч(х (-ч(х -х„, „2 хч) котоРого соединены со входами блока

7 умножения, на входы второго сомножителя с выходом регистра 2 поступает через коммутатор кодов 3 прямой (при х1 О или инверсный (при х1 = .1) k< -разрядный код аппроксимирующий части кода аргумента х.

При этом выход х1 младщего разряда регистра 1 поступает на управляющие входы коммутатора кодов 3 и корректирующего сумматора б и вход блока 7 умножения, выходы которого подключены ко входам выходного сумматора 8.

Поэтому на выходах преобразователя (выходного сумматора 8) вырабатывается 8> -разрядный код функции Ч (Х), определяемой выражением (Х) = (Х,) X„k,д -X„(11;+1 )(X+2 "), где (дх и дх — числа и между нулем и единицей, первое из которых определяется прямым, а второе — инверсным кодом датчика

2, т.е.

1=«» дХ= Е Х1.2.,ЬХ=1-аХ2

1=1

1 где х< и 2 — соответственно разРядный и весовой коэффициенты 1 --го

Разряда кода реги2 Х

1(стра 2; — элемент коррекции блока 7 умножения, обусловленный тем, что число А х представлено на выходах коммутатора кодов 3 с методической погрешностью 2 Х».

Следовательно, предлагаемый преобразователь работает как комбинационная логическая схема, выходные логические сигналы которой определяются логическими сигналами регистров 1 и 2, а скорость воспроизведения функции определяется элементной базой, на которой он выполнен.

Положительный эффект изобретения заключается в том, что величина емкости блока памяти предложенного устройства примерно в два раза меньше емкости блока памяти известного.

Поэтому применение изобретения для построения цифрового быстродействующего многоразрядного преобразователя позволяет сократить объем его оборудования, а такжЕ уменьшает время его подготовки для воспроизведения другой функции. формула изобретения

Цифровой функциональный преобра-! зователь, содержащий регистр стар742947 од

Составитель Е. Пупырев

Редактор Т. Киселева Техред М. Петко Корректор Е. Папп

Заказ 3619/15

Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4 ших разрядов, регистр младших разрядов, блок памяти, блок умножения и выходной сумматор, первая группа вХодов которого соединена с первой группой выходов блока памяти, вторая группа входов — с выходами блока умножения„ о т л и ч а ю щ и йс я тем, что, с целью упрощения устройства, оно содержит коммутатор, сумматор адреса и корректирующий сумматор, входы которого соединены сО второй и третьей группами выходов блока памяти, выходы корректирующего сумматора подключены ко входам пЕрвой группы блока умножения, вторая группа входов которого через коммутатор соединена с выходами регистра младших разрядов, управляющий вкод коммутатора соединен с управляющими входами корректирующего сумма тора, блока умножения с входом младшего разряда первой группы входов, сумматора адреса и с выходом младшего разряда регистра старших разрядов причем остальные входы первой группы входов сумматора адреса соединены с управляющей шиной устройства, входы второй группы сумматора адреса подключены к выходам регистра старших разрядов, а выходы сумматора адреса соединены со входами блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 506014, кл. G06 F 1/02, 1976.

2. Авторское свидетельство СССР

Р 504195 кл. 506 F 1/02, 13.04.76 (прототий).