Устройство для дифференцирования частотно-импульсных сигналов

Устройство для дифференцирования частотно-импульсных сигналов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«i> 742967 (61) Дополнительное к авт. свид-ву (511 М. К,. (22) Заявлено 010378 (21) 2584292 18-24

G 06 G 7/18 с присоединением заявки ¹â€” (23) Приоритет—

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 250680. Бюллетень ¹ 23 (53) УДК681.335 (088.8) Дата опубликования описания 2506.80 (72) Автор изобретения

Ю.В.Каллиников (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ

ЧАСТОТНΠ†.ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к антомати" ке и вычислительной технике, в частности к устройствам для однократного диФференцирования по времени частотно-импульсных сигналов.

Известно устройство для дифференцирования частотно-импульсных сигналов, содержащее блок управления, счетчик, делитель частоты, генератор опорной частоты, три регистра памяти, три управляемых делителя частоты, переключательный блок и блок вычитания импульсов (1) .

Известно также частотно-импульсное дифференцирующее устройство, содержащее блок управления, генератор опорной частоты, счетчики, регистры памяти, распределитель импульсов, блок вычитания, группы элементов И и ИЛИ и блоки сложения-вычитания (2). Недостатком известных устройств является пониженная динамическая точность дифференцирования. 25

Наиболее близкое к предлагаемому устройство для дифференцирования частотно-импульсных сигналов содержит три регистра памяти, информационный нход первого из которых соединен с выходом счетчика, подключенного счетным нходом через делитель частоты к выходу генератора опорной частоты и к счетным входам первого и второго управляемых делителей частоты, а выход первого регистра памяти соединен с управляющим входом перного .Упранляемого делителя частоты и информационным входом второго регистра памяти, выход которого подключен к управляющему входу второго управляемого делителя частоты, соединенного выходом с перным входом первого блока вычитания импульсов, выход которого подключен к счетному входу третьего управляемого делителя частоты, а второй вход соединен с выходом первого управляемого делите= ля частоты, причем входы упранления записью регистров памяти и обнуляющие входы счетчика и делителя частоты подключены к соответствующим выходам блока управления, соединенного входом с входной ажной устройства, а выход счетчика подключен к информационному входу третьего регистра памяти, соединенного выходом с управляющим входом третьего управляемого делителя частоты, выход

742967 которого подключен к выходной шине устройства (3).

Как и указанные выще известные устройства, данное устройство не внОсит динамических ошибок дифференцирования только при формировании производных для линейно-изменяющихся во времени входных сигналов. При дифференцировании нелинейно-изменяющихся во времени входных сигналов выходной сигнал устройства имеет динамическую ошибку преобразования, :увеличивающуюся от нуля до максимума внутри каждого очередного следования входных импульсов и пропорционаяьную второй производной входного сигнала. %

Цель изобретения — уменьшение динамиЧеской ошибки. ,Для достижения укаэанной цели в устройство для дифференцирования частотно-импульсных сигналов, содержащее три регистра памяти, информационный вход первого иэ которых соединен с выходом счетчика, подключенного счетным входом. через делитель частоты к выходу генератора опорной частоты и к счетным входам первого и второго управляемых делителей частоты, а выход первого регистра памяти соединен с управляющим входом первого управляемого делителя частоты и с информационным входом второго регистра памяти, выход которого подключен к управляющему входу второго управляемого делителя частоты, соединенного выходом с первым входом первого блока вычитания импульсов, первый выход которого подключен к счетному входу третьего управляемого делителя частоты, а второй вход соединен с выходом первого управляемого делителя частоты, причем входы управления записью регистров памяти и. обнулящие входы счетчика и делителя частоты подключены к соответствующим выходам блока управления, соединенного входом с входной шиной устройства, дополнительно введены четвертый, пятый и шестой управляемые делители частоты, второй и третий блоки вычитания импульсов, двоичный умножитель, триггер и блок cyM- мирования частот, соединенный выходом с выходной шиной устройства ,и подключенный входами соответственно к выходу двоичного умножителя, второму выходу первого блока вычитаНия импульсов, входу третьего управляемого делителя частоты и выходу триггера, соединенного счетным входом с входом четвертого управляемого делителя частоты и выходом второго блока вычитания импульсов, входи которого подключены к выходам третьего и пятого управляемых делителей частоты, причем счетный вход пятого управляемого делителя частоты, соеди ненного управляющим входом с выходом второго регистра памяти и информационным входом третьего регистра памяти, подключен к выходу третьего,блока вычитания импульсов, входы которого соединены с выходами второго и шестого управляемых делителей частоты, а счетный вход шестого управляемого делителя частоты, подключенного управляющим входом к выходу третьего регистра памяти, соединен с выходом генератора опорной частоты и первым информационным входом двоичного умножителя, подключенного входом обнуления к соответствующему выходу блока управления и соединенного вторым информационным входом с выходом четвер15 того управляемого делителя частоты, управляющий вход которого подключен к выходу первого регистра памяти к управляющему входу третьего управляемого делителя частоты.

gQ На чертеже изображена блок-схема устройства для дифференцирования частотно-импульсных сигналов.

Устройство содержит генератор 1 опорной частоты, делитель 2 частоты, счетчик 3, первый, второй, третий, четвертый, пятый и шестой управляемые делители 4-9 частоты, первый, второй и третий регистры 10-12 памяти, двоичный умножитель 13, первый, второй и третий блоки 14 — 16 вычитания импульсов, блок 17 суммирования частот, триггер 18 и блок 19 управления. Вход блока 19 управления соединен с входной шиной устрой. ства. Выходы 20-23 блока 19 управления соединены соответственно с обнуляющими входами делителя 2 частоты, счетчика 3, двоичного умножителя

13 и входами управления записью регистров 10 — 12 памяти

4Q Выход генератора 1 соединен со счетными входами управляемых делителей 4, 5 и 9, первым информационным входом умножителя 13 и подключен через делитель 2 к счетному входу счетчика 3. Выход счетчика 3 соединен с информационным входом регистра 10, подключенного выходом к управляющим входам делителей 4,6,7 и к информационному входу регистра . 11. Выход регистра ll соединен с управляющими входами делителей 5 ,и 9 с информационным входом регистра

12, соединенного выходом с управляющим входом делителя 9. Выходы делителей 4 и 5 подключены к входам блока

55 14 вычитания, соединенного первым выходом со счетным входом делителя б.

Выход блока 16 вычитания, подключенного входами к выходам делителей 5 и

9,соединен со счетным входом делите о ля 8.Выходы делителей б и 8 подключенЫ к входам блока 15 вычитания,соедИненного выходом со счетными входами триггера 18 и делителя 7, выход которого подключен к второму информационному входу умножителя 13. Входы

74296 7 блока 17 суммирования частот, соединенного выходом с выходной шиной устройства, подключены соотнетственно к выходу умножителя 13, второму выходу блока 14 вычитания, выходу делителя 6 и выходу триггера 18. 5

Устройство работает следующим образом.

В блоке 19 управления из каждого импульса входной последовательности дифференцируемого сигнала f<(t) формируются управляющие сигналы на выходах 20-23, определяющие последовательность работы блоков устройства. С выхода генератора 1 импульсы нысокой опорной частоты поступают на вход делителя 2, счетные входы управляемых делителей 4, 5 и 9 и первый информационный вход двоично(о умножителя 13. В делителе 2 опорная частота делится на постоянный коэффициент К пересчета. В делителях

4, 5 и 9 опорная частота делится на переменные коэффициенты, записанные н виде параллельного кода в соответствующие регистры 10-12 памяти и обновляемые после окончанкя каждого периода входной частоты.

Импульсы с выхода делителя 2 поступают на счетный вход счетчика 3, где суммируются в промежутке времени, равном текущему периоду T. вход- 30 ного сигнала и формируемом путем подачи на обнуляющий вход счетчика 3 сигналов с выхода 20 блока 19 управления после прихода каждого очередного импульса входной частоты. На 35 выходе счетчика 3 в момент опроса образуется код, пропорциональный закончившемуся i-му периоду входной частоты — — - ° Т " . 40

Т,. К 1

Этот код перед обнулением счетчика

3 по сигналу с ныхода 21 блока 19 управления записывается н регистр 10 памяти. Перед записью. этого кода н регистр 10 памяти содержащийся н регистре 10 код И ..„пропорциональный предыдущему периоду Т- „, переписывается по сигналу с выхода 22 блока управления в регистр 11 памяти.

Соответственно, перед записью этого кода содержащийся в регистре 11 код

Мт., пропорциональный периоду T .. т«- по сигналу с выхода 23 блока управпения, перезаписывается в регистр 12 памяти.

Таким образом, после окончания

i-ro периода входной частоты в регистре 10 памяти. записан код N ., в регистре 11 памяти — код М . „, а в регистре 12 — код Нт. ° бО

На выходах упранля8мых делителей

4, 5 и 9 частоты Формируются соответственно частоты(, пропорциональные мгновенным значениям частот fx (t„-):

f „(tQ и f > (t . ) входного сигйа- б5 ла в серединах периодон Т.;, Т; «, Т. .На первом выходе блока 14 вычитания образуется разность частот с выхода делителя 4 и выхода делителя

5, которая в делителе 6 делится на код N ., записанный н регистре 10 памяти ° На выходе делителя 6 образуется частота

tf х(«) — f (t« -«) о Т„. кт

f fX(t1) i го пропорциональная среднему значению первой производной по времени входного сигнала в 1-ом периоде. Знак этой производной определяется знаком разности частот, формируеьым на втором выходе блока 14.

В блоке 16 вычитания формируется разность частот с выходов делителей

5 и 9 частоты. Выходная скорость блока 16 делится в делителе 8 на код регистра 11 памяти. На выходе делителя 8 образуется частота

К (х((-1-«) — f (ti-d )

8 f т«., K 2.

f (-,), пропорциональная среднему значению первой производной по времени входного сигнала н (i-1) -ом периоде.

Частоты с выходов делителей 6 и 8 поступают на входы блока 15 вычитания, на выходе которого образуется последовательность импульсов с час:тотой, пропорциональной приращению среднего значения первой производной входной частоты эа время i-го периода. С выхода блока 16 сигнал поступает на счетный вход триггера 18, осуществляющего деление выходной .частоты блока 16 на дна, а также

)на счетный вход делителя 7, н котором выходная частота блока 16 делит ся на код Б . регистра 10 памяти.

1 Частота на выходе делителя 7

)(йх(" ) — f (t;- ) I

7 f T 1

К о пропорциональна - среднему значению второй производной по времени входного сигнала в i-ом периоде.

На информационные (счетные входы счетчиков) входы двоичного умножителя 13 поступают выходы частоты делителя 7 и генератора 1. Емкость счетчиков двоичного умножителя 13 выбирается равной К вЂ” коэффициенту деления делителя 2. На выходе двоичного умножителя образуется последовательность импульсов со средней частотой о пропорциональной текущему приращению

742967

8 первой производной, зависящему от скорости ее изменения, т.е. от второй производной входной частоты по времени.

С помощью блока 17 суммирования частот осуществляется алгебраическое (a зависимости от знака на втором выходе блока 14) суммирование частот с выхода делителя 6, триггера 18 и умножителя 13. Выходной сигнал с бЛока 17 поступает на выходную шину устройства.

Таким образом, выходной сигнал уотройства корректируется величиной пОловины приращения с выхода триггер@ 8 среднего значения первой производной по времени входного сигнала за время i-го периода и ее текущим приращением с выхода умножителя 13, пропорциональным второй производной пф времени входного сигнала. Благодаря этому компенсируется методическая ошибка, связанная с тем, что значение.первой производной, найденное как отношение приращения входной частоты за время текущего периода, характеризует не мгновенное значение производ- 25 ной, а среднее значение за текущий период и должно быть отнесено к середине этого периода, а не к концу его.

Введением текущего приращения первой производной по времени компенсиру-30 ется динамическая ошибка, связанная с изменением значения первой производной за время следующего периода пропорционально второй производной входного сигнала по времени. Это позволяет З5 уменьшить динамическую погрешность формирования сигнала, пропорциональНого первой производной входной частоты по времени. Таким образом, по

Сравнению с известным устройством, 40 где выходной сигнал соответствует среднему значению первой производной по времени входной частоты за время закончившегося периода, в предлагаемом выходной сигнал соответствует мгновенному значению первой производной входной частоты по. времени.

Формула изобретения

Устройство для дифференцирования 0 частотно-импульсных сигналов, содержащее три регистра памяти. информационный вход первого из которых соединен с выходом счетчика, подключенного счетным входом через делитель 55 частоты к выходу Генератора опорной частоты и к счетным вхбдам первого и второго управляемых делителей частоты, а выход первого регистра памяти соединен с управляющим входом ц) первого управляемого делителя частоты и с информационным входом второго регистра памяти, выход которого подключен к управляющему входу второго управляемого делителя частоты, соединенного выходом с первым входом первого блока вычитания импульсов, первый выход которого подключен к счетному входу третьего управляемого делителя частоты, а второй вход соединен с выходом первого управляемого делителя частоты, причем входы управления записью регистров памяти и обнулящие входы счетчика и делителя частоты подключены к соответствующим выходам блока управления, соединенного входом с входной шиной устройства, о т л и ч а ю щ е е с я тем, что, с целью уменьшения динамической ошибки, в устройство дополнительно введены четвертый, пятый и шестой управляемые делители частоты, второй и третий блоки вычитания импульсов, двоичный умножитель, триггер и блок суммирования частот, соединенный выходом с выходной шиной устройства и подключенный входами соответственно к выходу двоичного умножителя, второму выходу первого блока вычитания импульсов, входу третьего управляемого делителя частоты и выходу триггера, соединенного счетным входом с входом четвертого управляемого делителя частоты и выходом второго блока вычитания импульсов, входы которого подключены к выходам третьего и пятого управляемых делителей частоты, причем счетный вход пятого управляемого делителя частоты, соединенного управляющим входом с выходом второго регистра памяти и информационным входом третьего регистра памяти, поцключен к выходу третьего блока вычитания импульсов, входы которого соединены с выходами второго и шестого управляемых делителей частоты, а счетный вход шестого управляемого делителя частоты, подключенного управляющим входом к выходу третьего регистра памяти, соединен с выходом генератора опорной частоты и первым информационным входом двоичного умножителя, подключенного входом обнуления к соответствующему выходу блока управления и соединенного вторым информационным входом с выходом четвертого управляемого делителя частоты, управляющий вход которого подключен к выходу первого регистра памяти и управляющему входу третьего управляемого делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9495675, кл. 6 06 6 7/18, 1974.

2. Авторское свидетельство СССР по заявке Р 2506713/24, кл. G 06 G 7/18, 1977.

3. Авторское свидетельство СССР

9604008, кл. G 06 G 7/18, 1976 (прототип) .

742967

Составитель С.Казинов

Техред М. Петко Корректор Г.Назарова

Редактор A.Ìàêîâñêàÿ

Филиал ППП Патент,г. Ужгород, ул. Проектная, 4

Заказ 3620/16 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5