Устройство для вычисления свертки функций

Устройство для вычисления свертки функций

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

It АВТОРСКОМУ СВИДЕТИЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (51) М. Кл. (22) Заявлено 060378 (21) 2587586/18-24

G. 06 G 7/19 с присоединением заявки ¹ 2616085/18-24

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет г

Опубликовано 2506.80. Бюллетень № 23

Дата опубликования описания 250630 (53) УДК 681. 333 (088. 8) (72) Автор изобретения

В.Г.Осипенко

Таганрогский радиотехнический институт им. В.Д.Калмыкова (7) ) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СВЕРТКИ

ФУНКЦИЙ преобразования частоты, линии задержки, блоки умножения, распределитель импульсов, блоки памяти по числу блоков умножения, рециркуляторы и интегратор (2).

Недостатком известного устройства является:неинвариантность к времени прихода сигналов, а также невозможность вычисления корреляционных функций общего вида.

Цель изобретения — расширение функциональных воэможностей путем вычисления корреляционных функций.

Для достижения указанной цели в устройство для вычисления свертки функций, содержащее масштабный блок, первый и второй входы. которого являются соответствующими входами устройства, а первый выход соединен со входом первой линии задержки с последовательно соединенными ячейками памяти, блок управления, первый выход которого соединен со входом генератора импульсов, первый выход которого подключен к управляющим входам ячеек памяти первой линии задержки, распределитель импульсов, блок умножения, первый сумматор, выход которого соединен с первым входом блока преобразоИзобретение относится к специали= иров анной вычислительной технике и может быть использовано в радиотехнике, связи, радиоавтоматике, из.мерительной технике, радионавигации, радиолокации, гидролокации, радиоуправлении, диагностической аппаратуре, авторегулировании, автоконтроле и других областях для вычисления свертки функций и корреляционного анализа принимаемых известных и неизвестных сигналов и измерения их параметров и характеристик; а также для обнаружения и опознавания сигналов и источников их излучения, Известно устройство для корреляционного анализа, содержащее аналогоцифровой преобразователь, линии задержки, блоки умножения и блоки усреднения (11.

Недостатком устройства является сложность аналого-цифровых блоков умножения и необходимость многоканальной линии задержки.

Известно также устройство для вычисления свертки функций, содержащее функционально связанные между собой масштабный блок, блок управления,генератор импульсов, блок (ii) 742969

742969 вания частоты, введены генератор тактовых импульсов, четыре линии задержки с последовательно соединеннЫми ячейками памяти, три блока ключей, два сумматора, два интегратора, четыре ключа, дополнительный распределитель импульсов и три переключателя, при этом информационные вкоды первого блока ключей соединены с выходами соответствующих ячеек первой линии задержки, а управляющие входы — со вторым выходом блока управ-1О ления, третий и четвертый выходы которого подключены соответственно ко входу генератора тактовых импульсов и.к третьему входу масштабного блока, второй выход которого соеди- 15 нен с первым входом блока преобразования частоты, первый и третий выходы масштабного блока подключены соответственно к неподвижным контакт@м соответственно первого и второго gp переключателей, подвижные контакты которых подключены соответственно к в 4ходу второй и ко входу третьей линИи задержки, ко входУ четвертой линии задержки и к подвижному контакту третьего переключателя, первый и второй неподвижные контакты которого соединены соответственно с вы-, ходом первой и пятой линий задержки,, вход последней подключен к третьему выходу масштабного блока; выходы генератора тактовых импульсов соединены соответственно со входом распределителя импульсов и со вторым входом генератора импульсов, второй выход которого подключен к управляющим входам ячеек четвертой и пятой линий задержки, выходы первого, второго и третьего блока ключей соединены с соответствующими входами ячеек вторОй линии задержки, второго сумма- g() тора и с соответствующими входами третьего сумматора, выходы распредЕлителя импульсов подключены к соответствующим управляющим входам второго и третьего блоков ключей, информа- 45 ционные входы которых соединены с вЫходами соответствующих ячеек третьей и четвертой линий задержки, вЫходы второго.и третьего сумматора пОдключены к соответствующим входам бпока умножения, выход которого соединен с информационными входами первого и второго ключей, выходы которь х подключены соответственно ко входам первого и BTopbro интеграторов, выходы которых соединены с ин- 55 формационными входами соответственно третьего и четвертого ключей, выходы которых подключены соответственно к первому.и второму входам первого сумматора, управляющие входы ключей и интеграторов соединены с соответствующими выходами дополнительного распределителя импульсов, вход котоp0ro соединен с последним выходом распределителя импульсов.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит соединенные последовательно масштабный блок 1, входы которого являются входами устройства, линию 2 задержки, состоящую иэ последовательнО соединенных ячеек памяти, выход каждой из которых является выходом линии задержки и соединен со входом последующей ячейки памяти, блок 3 аналоговых ключей, у которых сигнальные входы являются сигнальными входами блока и подключены в прямом порядке к соответствующим выходам линии 2 задержки, выходы являются выходами блока, а управляющие входы соединены вместе и образуют управляющий вход блока, линию 4 задержки, состоящую иэ последовательно соединенных ячеек памяти, выход каждой из которых является входом линии задержки и соединен со входом последующей ячейки памяти, и подключенную своими входами в обратном порядке к выходам третьего блока 3 аналоговых ключей, линию 5 задержки, состоящую из последовательно соединенных ячеек памяти, выход каждой из которых является выходом линии задержки и соединен со входом последующей ячейки памяти, первый блок б аналоговых ключей, у которых сигнальные входы являются входами блока и соединены в прямом порядке с выходами первой линии 5 задержки, управляющие входы являются управля- ющими входами блока, а выходы — выходами блока, сумматор 7, блок 8 умножения, аналоговый ключ 9, инте,гратор 10 со схемой сброса, аналоговый ключ 9,, сумматор 11, выход кото,рого является первым выходом устройства, и блок 12 преобразования частоты, у которого выход является вторым выходом устройства, а дополнительный вход соединен с дополнительным выходом масштабного блока 1, соединенные последовательно линию .13 задержки, подключенную входом к второму выходу масштабного блока 1 и состоящую из последовательно > соединенных ячеек памяти, выход каждой из которых соединен со входом последующей ячейки памяти, второй переключатель П 2, линию 14 задержки, состоящую иэ последовательно соединенных ячеек памяти, выход каждой из которых является выходом линии задержки и соединен со входом последующей ячейки памяти, блок 15 аналоговых ключей, у которых сигнальные входы являются сигнальными входами блока и подключены в обратном порядке к выходам второй линии 14 задержки,управляющие. входы являются управляющими входами,а выходы — выходами блока,и сумматор 1б,выход которого соединен со вторым входом блока 8 умножения, последовательно соеди74296 9 ненные третий аналоговый ключ 17,сигнальный вход которого еоединен с сигнальным входом первого аналогового ключа 9 и подключен к выходу блока 8 умножения, интегратор 18 со схемой сброса и аналоговый ключ

19, выход которого соединен со вторым входом сумматора 11, последовательно соединенный блок 20 управления, у которого дополнительный выход соединен с дополнительным входом масштаб- 0 ного блока 1, а третий выход — с ° управляющим входом бчока 3 аналоговых ключей, генератор 21 тактовых импульсов и распределитель 22 импульсов последовательного действия, выходы 5 которого подключены к соответствующим попарно соединенным управляющим входам первого и второго блоков б и 15 аналоговых ключей, генератор

23 импульсов, у которого вход соединен со вторым выходом блока 20 управления, дополнительный вход — с дополнительным выходом генератора 21 тактовых импульсов, первые выходы подключены к управляющим входам каждой ячейки памяти линии 5, 2 и 4 задержки, а вторые выходы — к управляющим входам каждой ячейки памяти линий 13 и 14 задержки, дополнительный распределитель 24 импульсов управления, у которого вход соединен с последними управляющими входами блоков б и 15 аналоговых ключей и подключен к последнему выходу распределителя 22 импульсов, а соответствующие выходы подсоединены к 35 управляющим входам аналоговых ключей 9„, 9, 17 и 19 и интеграторов

10 и 18 со схемами сброса, первый переключатель П 1, соединяющий вход линии 5 задержки с первым выходом 4() масштабного блока 1, переключатель

П 2, соединяющий вход линии 14 задержки через первое положение с выходом пятой линии 13 задержки и через второе положение — с выходом третьей 45 линии 2 задержки, и третий переключатель П 3, соединяющий вход второй линии 14 задержки со вторым выходом масштабного блока 1.

Масштабный блок 1 состоит из двух (при вычислении взаимной свертки двух функций и взаимокорреляционной функции между двумя сигналами) или из однorо канала (при вычислении автосвертки и автокорреляционной функции сигнала) и содержит, в частности, перестраиваемые по частоте входные цепи со ступенчатыми делителями напряжения, смесители, перестраиваемый по частоте гетеродин (или гетеродины) и усилители с регулируемыми коэф- 6О фициентами усиления. При необходимости каналы дополнительно могут содержать автоматические схемы перестройки (или подстройки) частот гетеродинов и автоматические схемы 65 регулировки амплитуд выходных напряжений.

Каждая ячейка памяти дискретйеаналоговых линий 2, 4, 5, 13 и 14 задержки состоит из двух аналоговых запоминающих схем работающих по двухтактному принципу, и выходного согласующего усилителя.

Блок 12 преобразования частоты состоит, например, из смесителя, к которому дополнительно подводится колебание гетеродина масштабного блока 1 и выходного усилительного тракта.

Блок 20 управления предназначен для ввода в режим работы масштабного блока 1, отпирания через каждый интервал времени T- at =(n-l) д на дли тельность д t аналоговых ключей блока 3, ввода в режим работы генератора 21 тактовых импульсов и генератора

23 импульсов и автоматического изменения частоты повторения вырабатываемых этими генераторами импульсов.

Блок 20 состоит, например, из функционально связанных между собой задающего генератора и схем управления на элементах дискретной техники.

Генератор 23 импульсов предназначен для выработки двух серий импульсов, сдвинутых относительно друг друга на интервал времени д (где

at — интервал отсчета по Котельникову) кбторые управляют работой дискретноаналоговых линий 2, 4, 5, 13 и 14 задержки,,и состоит„ например, из генератора тактовых импульсов с перестраиваемой частотой, работа которого непрерывно синхронизируется импульсами, поступающими с дополнительного выхода генератора 21 тактовых импульсов на дополнительный вход генератора 23 импульсов, и четырехканального распределителя импульсов последовательного действия, длительность импульсов на выходах которого равна — д1 и выходы которо2

ro подсоединены к первым выходам непосредственно и со сдвигом на-ь ко вторым выходам генератора 23 импульсов (на чертеже подводка управляющих импульсов к ячейкам памяти линий 2, 4, 5 и 13, 14 задержки символически показана одной линией) .

Блок 24 предназначен для поочередного отпирания аналоговых ключей

9« 19 и 9, 17 и управления сбросом интеграторов 18 и 10 °

Устройство работает следующим образом.

В момент времени t = 0 первый блок 20 управления вводит в режим работы масштабный блок 1, генератор 21 тактовых импульсов, который начинает вырабатывать запускающие импульсы.с периодом повторения д Г = †„ д, и генератор 23 импульсов.

В результате этого на выходах пасв

74296 9

30 выборок

А = ifý(о) Sэ д } " 1э (4дЩ

ВФ.(Ф дд.(1. ),.-,у (2""4

В момент времени t = Т вЂ” дт. под воздействием управляющего импульса ф5 пределителя 22 импульсОВ ПОЯВЛЯЮТСЯ канальные импульсы с периодом повторения +at = ид и длительностью a(i которые последовательно но нремени отпирают на интервал д с периодом повтоРения -at аналоговые ключи бло- 5

2. ков 6 и 15, а на первых и нторых выходах генератора 23 импульсов со сдвигом на .Интервал д пояня

ЛЯются импульсы с периодом повторения 2 д t и длительностью которые начинают управлять работой ячеек памяти линий б, 2, 4 и 14, 13 задержки со сдвигом по времени на интервал at. Если при этом в те« чение первого интеРвала длительностью 15 †"; дt, например, аналоговые ключи 9, и 19 открыты под воздействием импульсов блока 24 управления, то при пбступлении на вход этого блока канального импульса с последнего

n ro выхода распределителя 22 импульсов последней вырабатывает новые.импульсы управления, под действием которых происходит мгновенный сброс интегратора 18 иа нуль и открываются на интервал времени

«

-;(.д аналоговые ключи 92 и 17.

Через интервал времени — "at при по2 ступлении на вход блока 24 управления канального импульса с и-го выхода распределителя 22 импульсов последний снова вырабатывает им пульсы управления, под действием кс)торых происходит мгновенный сброс иитегратора 10 на.нугь и открываются на интервал времени — д аналого- 35

-) ные ключи 9«и 19.

В момент времени =0 сигналы f (t) и f > (t) через входы устройства по« ступают в масштабный блок 1, где происходит преобразование до необ- „щ ходимых значений средних частот их

СПектров и усиление по амплитуде до заданных значений преобразованных по частоте сигналов Е (t) и f2 (t).

С первого и второго выходов масштабного блока 1 сигналы f (t) и

f4() поступают на входы соответственно линий 2 и 13 задержки, распространяясь далее вдоль этих линий.

При этом через интервалы времени д н дЖ+ — at на выходах первых

« 50 ячеек памяти, через интервалы времени 2 д t И фд на выходах вторых ячеек памяти, через интервалы времени (n-1) gt и — =- "at на выходах (n -1) -ых ячеек памяти соответствен3 о линий 2 и 13 задержки появляются оследовательно Во времени на интервал д значения соответствующих длительностью д t блока 20 открывают ся аналоговые ключи 3«3, °...3, Зи блока 3, и выборки A с выходов линии 2 задержки н течение интервала

gt поступают на соотвеТствующие входы линии 4 задержки, продвигаясь далее вдоль этой линии в порядке

С Иэ 0ъ-0д „, Ю>(дt},%.,(о) 3. которые, начиная с момента t = Т- дt

t поступают на вход линии 5 задержки.

В этот же момент времени последовательность выборок В через первое положение переключателя П 2 поступает на вход линии 14 задержки. Так как при этом значения выборок f 3((n-1)atj

fg (А) . f Э (О) и значения выборок В поянляются последовательно во времени на выходах соответственно линий

5 и 14 задержки на встречных направлениях, то до момента времени

=,+ t, где т„= т+"—, дt, через аналоговые ключи би „, б П блока б и сУмматоР 7 и через аналоговые ключи 15<, 152, . 15„„, 15 блока 15 и сумматор 16 соотйетстйенио на перный и второй входы блока 8 умножения поступают последовательно во времени сначала выборки сигнала f3(T-t) и нули, а затем нули и выборки сигнала f 4 (t) .

В момент времени = „+ — at на выходах к+1, к, ..., 2, 1-м лйнии 14 задержки появляются на интервал времени д t соответственно выборки B,2„, 2

Е4=(†д1 ) сигнала .f4 (t), которйе н прямом порядке за интервал времени — д через аналоговые ключи 15 +«

«

15, +, °..., 15 1, «15п блока 15 и сумматор 16 подводятся последовательно во времени на интервал дХ ко второму входу блока 8 умножения, к первому входу которого в течение этого же интернала 1/2 at через аналоговые ключи 6«, 62,..., бк, бк«блока 6 и сумматор 7 подводятся последовательно во нремени на .интервал дФ соответственно выборки ЙЭ ((и-k-1) д t)

f> ((n — k) д t),..., f ((n-2)at), ГЭ((и-1) at} сигнала f (T-t) с выходов 1, 2, ..., к, (к+1) -го линии 5 задержки> При этом на выходе. блока 8 умножения образуется результат

Г ((n-1)д ) ° f (at ) длительностью дГ, который через открытый аналоговый ключ, например 17, поступает на вход интегратора 18, в результате чего на его выходе образуется значение

4 2.

В момент времени t = + at под воздействием канального импульса с и-го Выхода распределителя 22 импульсов блок 24 управления нырабатывае

742969

10 импульсы, которые мгновенно сбрасывают на нуль интегратор 10 и открывают аналоговые ключи 9) и 19. В результате этого значение

5 с выхода интегратора 18 через аналоговый ключ 19 и сумматор ll в течение интервала at действует на пер2 вом выходе устройства и на входе блока 12 преобразования частоты. !О

В этот же момент t = t<+At на выходах к+2, к+1, ...., 2, 1-ом линии 5 задержки появляются на интервал времени а t соответственно выборки fg ((и 1) а <) i Э ((и 2)а ) ю ° ° ю

f ((и-k-1) at), f> ((и-k — 2) аЦ сигнала f > (T — t), которые в обратном порядке за интервал времени - at через

1 аналоговые ключи 6,, б,...., б + б + блока б и сумматор 7 подводятся последовательно во времени на

3 интервал —

2.

8 умножения, ко второму входу которого в течение этого же интервала — at через аналоговые ключи 15к+

15К+, ...., 15, 15„блока 15 25 и сумматор 16 подводятся последовательно во времени на интервал aC соответственно выборки В сигнала

f (t) с выходов к+1, к,..., 2, 1-го линии 14 задержки. При этом на 30 выходе блока 8 умножения образуются последовательно во времени результаты

f>((n-2) а t), (2 at) ((n-1) а t) f (а ) длительностями аТ;, которые через открытый аналоговый ключ 94 поступают на вход интегратора 10, в результате чего на его выходе обра- 40 эуется значение ьс т (п-2)Ы -at+I Ж-1)Ы f

° 1

В момент времени t = t„+

n-ro выхода распределителя 22 импульсов блок 24 управления вырабатывает импульсы, которые мгновенно сбрасывают на нуль интегратор 18 и откры- 50 вают аналоговые ключи 9g и 17, в результате чего значение.4 Г Е Ь-21И f. — a% +f (и- )аА т — эх 55 с выхода интегратора 10 через аналоговый ключ 9 и сумматор 11 в течение интервала

В этот же момент времени t = t @ at на выходах к+2, к+1,...2, 1-ом линии

14 задержки появляются интервал времени д соответственно выборки 45

В, Э сигнала Й4 (t), которые в прямом порядке за интервал времени †at через аналоговые ключи г блока 15 и сумматор 16 подводятся последовательно во времени на интервал аГ ко второму входу блока 8 умножения, к первому входу которого в течение этого же интервала д1 через аналоговые ключи блока б и сумматор 7 подводятся последовательно во времени на интервалаГсоответственно выборки foal(n-)с-2)а1), f>((n — k-1) аt),,..., f((п — 2) дt), f Э ((n — 1) а t) сигнала f (T--,t) с выЭ ходов I, 2, °..., к+1, (к+2)-го линии 5 задержки. При этом на выходе блока 8 умножения образуются последовательно во времени результаты f (Ь-Мьф (-Ы) 1 (Ь->)at)%$ — Ì), ,(- )а „ длительностями,аГ, которые через открытый аналоговый ключ 17 поступают на вход интегратора 18, в результате чего на его выходе образуется зна1ение ь Г т (и-Юа1 -at +% n- .11а $ — at +

+Хъ("-". )+(-,"))

B момент времени t = t 2 аt, по описанной выае методике значение ьС 1 (и-МЫ аŠ— at + (h-2)а E -at +

Е (и-4)at У вЂ” а с выхода интегратора 18 через аналоговый ключ 19 и сумматор 11 в течение интервала 1/2 д1 действует на первом выходе устройства и на входе блока 12 преобразования частоты.

Из приведенного описания работы устройства видно, что, начиная с момента времени t = „+- д t, через .( каждый интервал 1/2 a t на первом выходе устройства и навходе блока 12 преобразования частоты появляется и существует в течение длительности времени 1/2 a t значение вычисленного результата вэаимокорреляционной функции между сигналами f>(t) и

f4 (t), которое описывается выражением

s,ñ þ= ã K f (Ln-è-slat)f (f-я - ж), где t Lt «< t c 27 — — д (t

0<у«2п 2; Оа m

+q Ю 1 (т )Ю (С С)а (О т,О =2т) о Э

742969

12 по формуле прямоугольников или трапеций, если только в последнем в два раза уменьшить масштаб по оси t, а следовательно,. и по оси t

После восстановления прежнего (или заданного) значения средней частоты спектра сигнала у () в блоке 12 преобразования частоты на втором выходе устройства образуется следующее окончательное значение результата у (t) = А Е f ((n-e -1)at) -.с 1

f (fy-9+>) д t ) (А > 0) 3 который является приближенным вычислением корреляционного интеграла

y(t) = ;" f„(T-У;)- fz(t- Г) d+, если тд)лько в последйем в два раза уменьшить масштаб по осям t u

Приведенное описание работы устройства справедливо и тогда, когда

fg (t) =f g (t) =f (); f (t) = f,((— t);

2. ( 2(t) °

При выполнении условия f< (t)

= f (t) = f(t) можно соедийить между собой входы масштабного блока 1, а также его первый и второй выходы и переключатель П 2 поставить в положение два.

При вычислении интеграла свертки

+ у(t) = Х и (<) f< (t- С) - dc. нЕобходимо разомкнуть переключатель

П 2 и замкнуть переключателИ П 1 и

П 3.

Таким образом, введение новых элементов и блоков, установление нОвых связей выгодно отличает предлагаемое устройство от известных, так как дает возможность наряду с вычислением интеграла свертки обеспечить вычисление корреляционных функций,и, следовательно, расширить функциональные возможности устройства и, класс решаемых с его помощью задач. В результате существенно расширяется область применения и отпадает необходимость в разработке целого ряда одноканальных и многоканальных устройств, с помощью которых могут быть решены только частные задачи, что улучшает технико-экономические показатели при изготовлении и эксплуатации устройства.

Формула изобретения

Устройство для вычисления свертки функций, содержащее масштабный блок, первый и второй входы которого являются соответствующими входами устройства, а первый выход соединен со входом первой линии задержки, выполненной в виде последовательно соеди-. ненных Ячеек памяти, блок управления, первый выход которого соединен со вхо дом генератора импульсов, первый выход которого подключен к управляюим входам ячеек памяти первой линии ад ержк и, распределитель импульсов, блок умножения, первый сумматор, выход которого соединен с первым входом блока преобразования частоты, 5 о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления корреляционных функций, в устройство введены генератор тактовых импульсов, четыре линии задержки, выполненные в виде последовательно соединенных ячеек памяти, три блока ключей, два сумМатора, два интегратора, четыре ключа, дополнительный распределитель импульсов и три переключателя, при этом информационные входы первого блока ключей соединены с выходами соответствующих ячеек первой линии задержки, а управляющие входы первого блока ключей соединены со вто20 рым выходом: блока управления, третий и четвертый выходы которого подключены соответственно ко входу генератора тактовых импульсов и к третьему входу масштабного блока, 25 второй выход которого соединен с первым входом блока преобразования частоты, первый и третий выходы масштабного блока подключены соответственно к неподвижным контактам соотрет30 ственно первого и второго переключателей, подвижные контакты которых подключены соответственно к выходу второй и ко входу третьей линии задержки, ко входу четвертой линии заЗ5 держки и к подвижному контакту третьего переключателя, первый и второй неподвижные контакты которого соединены соответственно с выходом первой и пятой линий задержки, вход послед40 НеА подключен K третьему выходу мас штабного блока, выходы генератора тактовых импульсов соединены соответственно со входом распределителя импульсов и со вторым входом генератора импульсов, второй выход которого подключен к управляющим входам ячеек четвертой и пятой линий задержки, выходы первого, второго и третьего блока ключей соединены соответственно с соответствующими входами

50 ячеек второй линии задержки с соответствующими входами второго сумматора и соответствующими входами третьего сумматора, выходы распределителя импульсов подключены к соответствующим

55 управляющим входам второго и третье1о блоков ключей, информационные входы которых соединены с выходами соответствующих ячеек третьей и четвертой линии задержки, выходы второго

60.и третьего сумматора подключены к соответствующим входам блоков умножения, выход которого соединен с информационными входами первого и второго ключа, выходы которых подклю65 чены соответственно ко входам перво742969

ЦНИИПИ Заказ 3620/1б Тираж 751 Подписное

Филиал ППП Патент, r Ужгород, ул. Проектная, 4 и б и второго интегратора, выходы которых соединены с информационными входами соответственно третьего и четвертого ключа, выходы которых подключены соответственно к первому и второму входам первого сумматора, управляющие входы ключей и интеграторов соединены с соответствующими выходами дополнительного распределителя им-, пульсов, вход которого соединен с последним выходом распределителя импульсов, Источники информации, принятые во внимание при экспертизе

1. Жовинский В.Н., Арховский В.Ф.

Корреляционные устройства. И., Энергия, 1974, с. 147.

2. Авторское свидетельство СССР по заявке 9 2490260/18-24, кл. G Об G 7/19, 1977.