Цифровое устройство для подавления пассивных помех
Иллюстрации
Реферат
Союз Советских
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ
< >743208 (61) Дополнительное к авт. сеид-ву (22) Заявлено031177 (21) 2540079/18-09 с присоединением заявки ¹ (23) Приоритет
Опубликовано 2506.80, Бюллетень ¹ 23
Дата опубликования описания 2506.80 (51)М. Кл.2
Н 04 В 1/10
G 01 S 7/36. Государственный комитет
СССР по дедам изобретений и открытий (53) УДК621. 396. .96:621. 391. . 82 (088. 8) (72) Автор изобретения
Д.И.Попов
Рязанский радиотехнический институт (71) Заявитель (5 4 ) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ
ПАССИВНЫХ ПОМЕХ
Изобретение относится к радиотехнике и может использоваться в когерентно-импуль сных радиолокационных станциях .
5 Для этого в цифровое устройство для подавления пассивных помех, со» держащее два канала, каждый из которых состоит из трех основных перемножителей, сумматора и последовательно соединенных фазового детектора, аналого-цифрового преобразователя, первого и второго блоков памяти, причем первые входы фазовых детекторов каналов объединены, а выходы
15 первого блока памяти и аналого-цифрового преобразователя подключены соответственно ко входу первого основного неремножителя и первому входу сумматора, второй и третий axoäû
2О которого соединена соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы, введены вычислительный блок и последовательно соединенные блок измерения и усреднения междупериодного сдвига, фазы помехи и функциональный преобразователь, а в кажцый канал введены два дополнительных
: З() перемножителя, причем первый вход
Известно цифровое устройство для подавления пассивных помех, содержащее два канала, каждый из которых состоит из трех основных перемножителей, сумматора и последовательно соединенных фазового детектора, аналого-цифрового преобразователя, первого и второго блоков памяти, причем первые входы фазовых детекторов каналов объединены, а выходы первого блока памяти и аналого-цифрового преобразователя подключены соответственно ко входу первого основного перемножителя и первому входу сумматора, второй и третий входы которого соединены соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы (1).
Однако известное цифровое устрой ство не обеспечивает достаточной эффективности подавления пассивных ,помех.
Цель изобретения — повышение эффективности подавления пассивных помех.
743208 п,:и:го дополнительного перемножителя одного канала соединен с выходом второго блока памятн другого канала, первый вход и выход второго дополнительного перемножителя соединены соответственно с выходом второго блока памяти и одним иэ дополнительных входов сумматора, другой дополнительный вход которого соединен с выходом первого дополнительного, перемножите- . ля, а вторые входы дополнительных
10 перемножителей соединены с выходами вычислительного блока, ко входу которого подключен выход блока измерения и усреднения междупефиодного сдвига фазы помехи, входы которого соединены соответственно с выходами аналого- 15 цифровых преобразователей и первых блоков памяти, при этом выход первого основного перемножителя одного канала подключен к первому входу третьего основного перемножителя это- 2О го же канала и первому входу второго основного перемножителя другого канала, а вторые входы вторых и третьих ,основных перемножителей соединены с выходами функционального преобразова - д теля, при этом блок измерения и усреднения междупериодного сдвига фазы помехи содержит последовательно соединенные делитель, функциональный преобразователь и логический блок, соответствующие входы которого соединены со входами делителя, а также два канала, каждый из которых. состоит из первого накопителя, первого перемножителя и последовательно соединенных второго накопителя, второго перемножителя и усредняющего сумматора, выход которого подключен к соответствующему входу делителя, при этом второй вход усредняющего сумматора одного канала соединен с 40 выходом первого перемножителя другого канала, входы которого соединены с выходами первого и второго накопителей, причем входы накопителей являются входами блока измерения и усреднения междупериодного сдвига фазы помехи, выходом которого является выход логического блока, при этом .вычислительный блок содержит последовательно соединенные блок памяти, сумматор и функциональный преобразователь, выходы которого являются выходами вычислительного блока, входом которого является вход блока памяти, соединенный с вторым входом сумматора.
На фиг. 1 представлена структурная электрическая схема предложенного цифрового устройства; на фиг. 2 — то же, блок измерения и усреднения междупериодного сдвига фазы помехи; на 60 фиг. 3 — то же, вычислительного блока.
Цифровое устройство для подавления пассивных помех содержит два канала
1 и 2, каждый из которых состоит из трех основных перемножителей 3, 4 и 65
5, сумматора б, фазового детектора 7, аналого-цифрового преобразователя 8, первого и второго блоков 9 и 10 памяти и двух дополнительных перемножителей 11 12, кроме того, устройство содержит блок 13 измерения и усреднения междупериодного сдвига фазы помехи, функциональный преобра- зователь 14 и вычислительный блок 15, блок 13 измерения и усреднения междупериодного сдвига фазы помехи содержит делитель 16, функциональный преобразователь 17, логический блок
18, два канала 19 и 20 каждый из которых состЬит из первого и второго накопителей 21 и 22, первого и второго перемножителей 23 и 24 и усредняющего сумматора 25, вычислительный блок 15 содержит блок 2б памяти, сумматор 27 и функциональный преобраэоват ель 2 8.
Устройство работает следующим образом.
Выходные величины фазовых детекторбв 7 поступают в аналого-цифровые преобразователи 8, где квантуются по времени и амплитуде. Цифровые коды хк, ук с выхода аналого-цифровых преобразователей 8 поступают на входы первых блоков 9 памяти, а затем на входы блока 13. Измеренная и усредненная величина сдвига фазы помехидМК за к-тый период повторения с выхода блока 13 поступает на вход функционального преобразователя 14, на выходе которого образуются sin д Чr, и соз абак, поступающие соответственно на в".оды второго и третьего основных перемножителей 4 и 5. На выходе вычислительного блока 15 образуются .
gi (hq„,, + д Мк) и cos(69 t h 4„) р поступающие соответственно на входы дополнительных перемножителей 11 и 12.
Поступающие с выходов первых блоков
9 памяти цифровые коды хк, у „соответственно в первых основных пере- . множителях 3 умножаются на .два, а затем с помощью вторых и третьих основных перемножителей 4 и 5 подвергаются двумерному повороту на угол дЧ„, Поступающие с выходов вторых блоков
10 памяти цифровые коды х у подвергаются двумерному повороту на угoJI (hid«+h 1. Тогда на выходе сумматоров б образуются соответственно величины
Ъ =Х -2(X cosh -Ч siohV
ХК к к-1 к к к к- (к-л д к-я (к-+ + к ук ук 1(„„ I h + к-„cc s A<„)+
+ х Ы(аЧ +ДЧ )tV cOS(aM +hC
В первых и вторых накопителях 21 и
22 блока 13 осуществляется накопление помехи с нескольких смежных элементов разрешения по дальности, что пропорционально снижает требования
743208 ьЧ „ д= (signA Х-1кМ 1) (siqr к„ 1K/(при Вк> О при B K(p при 9 =O
Введение логического блока 18 позволяет в два раза расширить диапазон однозначно измеряемых допплеровских скоростей помехи.
В вычислительном блоке 15 величина 4к поступает на входы блока 2б памяти и сумматора 27 . При этом на выходе сумматора 27 образуется величина(дМ„„+ьЧк, а на выходе функционального преобразователя 28 (ЬЧ„ 1
+ьМ„ и соэ(аЧ„, q 4Чк) . Двумерный поворот к вадратурных составляющих на угол й4к и угол (ач „„ а „) компенсирует допплеровские сдвиги фазы помехи и обеспечивает синфазность слагаемых при образовании выходных величин устройства двукратной ЧПК, что приводит к смещению зон подавления на величину допплеровской частоты помехи. При этом уровень поступающей с выхода приемника помехи не влияет на точность компенсации ее допплеровского сдвига.
Таким образом, предложенное устройство позволяет повысить точность компенсации допплеровского сдвига фазы помехи и, следовательно,эффективность ее подавления, улучшив, тем самым, выделение сигналов движущихся целей на фоне мешающих отражений or перемещающихся под действием ветра объектов. к быстродействию последующих блоков
При этом на выходе первых накопителей 21 образуются усредненные величины х, у соответствующие текущему зондированию, а на выходе вторых накопителей 22 — усредненные величины х, „, у „, т. е. задержанные на период повторения и соответствующие предыдущему зондированию. На выходах усредняющих сумматоров 25 образуются соответственно величины. м м
А =ъ(- / Р 1g=2 о sinh4 кp=g к«к к-лу g.
В Z (y, +Р ч l и Ь со-. ьФкЬ. к ал -л к
Тогда на выходе функционального преобразователя 17 вычисляется я
:а сл ЙпаМ а<ф arctic
% ь а -.ч а кВ к9,.
И, наконец, на выходе логического блока 18 имеем
Формула изобретения
1. Цифровое устройство для подавления пассивных помех, содержащее два канала, каждый из которых состо5
60 б5 ит иэ трех основных перемножителей, умматора и последовательно соедияенных фазового детектора, аналогоцифрового преобразователя, первого и второго блоков памяти, причем первые входы фазовых детекторов каналов объединены, а выходы первого блока памяти и аналого-цифрового преобразователя подключены соответствен-. но ко входу первого основного пере-.
Множителя и первому входу сумматора, второй и третий входы которого co— единены соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы, отличающееся тем, что, с целью повышения эффективности подавления пассивных помех, введены вычислительный блок и последовательно соединенные блок измерения и усреднения междупериодного сдвига фазы помехи и функциональный преобразователь, а в каждый канал . введены два дополнительных перемножителя, причем первый вход первого дополнительного перемножителя одного канала соединен с выходом второго блока памяти другого канала, первый вход и выход второго дополнительного перемножителя соединены соответственно с выходом второго блока памяти и одним из дополнительных входов сумматора, другой дополнительный вход которого соединен с выходом первого дополнительного перемножителя, а вторые входы дополнительных перемножителей соединены с выходами вычислительного блока, ко входу которого подключен выход блока измерения и усреднения междупериодного сдвига фазы помехи, входы которого соединены соответственно с выходами аналого-цифровых преобразователей и первых блоков памяти, при этом выход первого основного перемножителя одного канала подключен к первому входу третьего основного перемножителя того же канала и первому входу второго основного перемножителя другого канала, а вторые входы вторых и третьих основных перемножителей соединены с выходами функционального преобраэователя.
2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок измерения и усреднения междупериодного сдвига фазы помехи содержит последовательно соединенные делитель, функциональный преобразователь и логический блок, соответствующие входы которого соединены со входами делителя, а также два канала, каждый иэ которых состоит иэ первого накопителя, первого перемножителя и последовательно соединенных второго накопителя, второго перемножителя и усредняющего сумматора, выход которого подключен
743208 к соответствующему входу делителя, при этом второй вход усредняющего сумматора одного канала соединен с выходом первого перемножителя другого канала, входы. которого соединены с выходами первого и второго накопителей, причем входы накопителей являются входами блока измерения и усреднения междупериодного сдвига фазы помехи, выходом которого является выход логического блока.
3. Устройство по п.1, о т л ич а ю щ е е с я тем, что вычислитель10
l
Я
Фиг.3
ЦНИИПИ Заказ 3632/20 Тираж 729 Подписное
Филиал ППП Патент, r. Ужгород, ул. Проектная, 4
I !
j ный блок содержит последовательно соединенные блок памяти, сумматор и функциональный преобразователь, выходы которого являются выходами вычислительного блока, входом которого является вход блока памяти, соединенный с вторым входом сумматора.
Источники информации, принятые во внимание при экспертизе
1. Лихарев В.A. Цифровые методы и устройства в радиолокации. М., Советское радио, 1975, с. 135 (прототип) .