Устройство для синхронизации двоичных сигналов в каналах с постоянными преобладаниями

Устройство для синхронизации двоичных сигналов в каналах с постоянными преобладаниями

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рв743217 (61) Дополнительное к авт. саид-ву (22) Заявлено 180178 (21) 2571698/18-09 (51)М. Кл. с присоединением заявки №

H 04 L 7/02

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 250680. Бюллетень ¹ 23

Дата опубликования описания 2506.80 (53) УДК 621.394. ,662.2 (088.8) (72) Авторы изобретения

M. Я.Вертлиб и Ф.Г.Гордон (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ДВОИЧНЫХ СИГНАЛОВ

В КАНАЛАХ С ПОСТОЯННЫМИ ПРЕОБЛАДАНИЯМИ

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных.

Известно устройство для синхронизации двоичных сигналов в каналах с постоянными преобладаниями, содержащее последовательно соединенные опорный генератор, управляемый делитель частоты и фазовый дискриминатор, выход которого подключен к другому входу управляемого делителя частоты, а также делитель частоты, формирователь фронтов, блок обработки переднего фронта входного сигнала, блок обработки заднего фронта 15 входного сигнала, элемент ИЛИ и формирователь импульсов управления 11), Однако данное устройство имеет сложную схему.

Цель изобретения — упрощение уст- 20 ройства.

Для этого в устройстве для синхронизации двоичных сигналов в каналах с постоянными преобладаниями, содержащем последовательно соединенные 25 опорный генератор, управляемый депитель частоты и фазовый дискриминатор, выход которого подключен к другому входу управляемого делителя частоты, а также делитель частоты, фор- 30 мирователь фронтов, блок обработки переднего фронта входного сигнала, блок обработки заднего фронта входного сигнала, элемент ИЛИ и формирователь импульсов управления, выход опорного генератора непосредственно и. через делитель частоты подключен к первым и вторым входам блоков обработки переднего и заднего фронтов входного, сигнала, выходы которых через последовательно соединенные элемент ИЛИ и формирователь импульсов управления подключены к другому входу фазового дискриминатора, при этом выходы формирователя фронтов подключены соответственно к третьим и четвертым входам блоков обработки переднего и заднего фронтов входного сигнала и к другому входу формирователя импульсов управления, другой выход которого подключен к управляющим входам блоков обработки переднего и заднего фронтов входного сигнала, блоки обработки переднего и заднего фронтов входного сигнала выполнены

s виде первого и второго ключа, выходы котбрых через счетчик подключены к одному иэ входов третьего ключа, другой вход которого объединен с соответствующим входом второго

743217 клз-.а, при этом дна входа первого ключа, три входа; второго ключа и выход третьего ключа являются соответственна входами и выходом блоков обработки переднего и заднега фронтов входного сигнала, формирователь импульсов управления выполнен в виде последовательно соединенных перного элемента НЕ, первого элемента И-НЕ, первого триггера, формирователя импульсон и второго триггера, другой вход котарага соединен с выходом второго элемента НЕ, вход которого объединен с другим входом первого элемента И-НЕ и с одщям из входов второго элемента И-НЕ, другой вход которого объединен са входом первого элемента НЕ и со вторым входом первого триггера, к третьему входу которого подключен выход второго элемента И-EiE, причем второй вход первого триггера и вход второго элемента НЕ являются входами, а выходы формирователя импульсов и второго триггера †. выходами формирователя импульсов управления, На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 — временные диаграммы.

Устройство для синхронизации двоичных сигналов содержит опорный генератор 1, управляемый делитель 2 частоты, фазовый дискриминатор 3, делитель 4 частоты, формирователь 5 фронтов, блок 6 обработки переднего фронта входного сигнала, блок 7 обработки заднего фронта входного сигнала, элемент 8 ИЛИ, Формирователь

9 импульсов управления, ключи 10, 11 и 12, элементы 13 и 14 НЕ, элементы 15 и 16 И-НЕ, триггеры 17 и 18, формирователь 19 импульсов и счетчик 20.

Устройство работает следующим образ ам.

При поступлении от формирователя

5 импульса переднего фронта (положительная посылка) делитель 4, ключ

10 и счетчик 20 образуют счетчик емкостью N единиц, на вход которого поступает частота f ат опорного генератора 1. К моменту появления заднего фронта (отрицательная посылка) в счетчике 20 запоминается остаток

Х (фиг.2) положительной посылки, численно равный количеству импульсов частоты Ф=h1/Т, поступающей на вход счетчика 20 (1/N — шаг коррекции;

T. — период элементарной посылки) .

В случае, если длительность посылки была nT + x, где n — целое число тактов (n = О-К), в счетчике 20 запоминается только остаток Х. После окончания. положительной посылки ключ

10 закрывается, а ключ 11 открывается и на вход счетчика 20 начинает поступать частота f от опорного генератора 1. Отключение младшега разряда делителя 4 эквивалентно делению записанного в счетчике двоичного числа на два с точностью до единицы младшего разряда. Если остаток Х < Т/2 (фиг.26), то последний разряд счетчика 20 в момент окончания положи5 тельной посылки находится в состоянии 0 и на оба входа ключа 12 поступают высокие уровни, через элемент 8 ИЛИ высоким уровнем открыва,ется элемент 16 И-НЕ, пропуская им1О пульс заднего фронта положительной посылки от формирователя 5 на вход триггера 17, который устанавливается в состояние 1 . Этим же фронтом триггер 18 устанавливается н сос15 таяние 1 . В этом случае первый импульс заполнения счетчика 20 переводит триггер 17 в состояние 0, формируя выходной импульс управления на фазовый дискриминатор 3. Этот

2ц процесс осуществляется следующим образом. Импульс заполнения счетчика

20 формируется через интервал времени T/2-Õ/2 от момента окончания посылки (фиг.26) или через интервал времени Т/2ат середины остатка Х положительной посылки, и через открытый .клюЧ 12 и элемент 8 ИЛИ поступает на вход триггера 17, переводя ега н состояние 0 .

На выходе формирователя 19 формируется импульс управления (фиг.26), поступающий в Фазовый дискриминатор

3. Этот импульс переводит триггер

18 н состояние . 0 . На выходе триггера 18 формируется импульс ат фронта посылки до импульса управления, закрывающий ключ 11.

Если остаток Х>Т/2 (фиг.2в), та последний разряд счетчика 20 в момент окончания положительной посылки

4О находится в состоянии 1 . При этом низким уровнем на выходе элемента 8 ИЛИ через элемент 13 НЕ открывается элемент 15 И-НЕ, через который франт отрицательной посылки из формирователя 5 устанавливает триггер

17 и состояние 0 . Теперь на выходе счетчика 20 необходимо сформировать два импульса (каждый через интервал Т/2), определяемый емкостью счетчика 20, т.е. триггер 17 выдаст импульс управления через интервал времени Т от середины остатка х (фиг.2н) .

Таким образом, второй импульс счетчика 20 появляется через интервал

55 времени

Т вЂ” Х Т вЂ” + — -t ——

2 2. 2. от момента окончания положительной посылки или через интервал времени

60 Т-X,/2.+Õ/2= Т ат середины остатка, принимаемой посылки. Этот импульс, сформированный на выходе триггера

17, поступает на вход фазового дискриминатора 3 и одновременно переводит в состояние 0 триггер 18, кото743217

Фи.г. Ф, рый закрывает ключ 11. Процесс обработки отрицательной посылки аналогичен вышеописанному. Начало обработки отрицательной посылки начинается в момент появления положительного перепада заднего фронта, поступающего из формирователя 5.

Предложенное устройство имеет простую схему.

Формула и з обр ет е ни я

1. Устройство для синхронизации двоичных сигналов в каналах с постоянными преобладаниями, содержащее последовательно соединенные опорный генератор, управляемый делитель частоты и фазовый дискриминатор, выход которого подключен к другому входу управляемого делителя частоты а так3 же делитель частоты, формирователь фронтов, блок обработки переднего фронта входного сигнала, блок обра- 26 ботки заднего фронта входного сигнала, элемент ИЛИ и формирователь импульсов управления, о т л и ч а ю— щ е е с я тем, что, с целью упрощения устройства, выход опорного генератора непосредственно и через делитель частоты подключен к первым и вторым входам блоков обработки переднего и заднего фронтов входного сигнала, выходы которых через после- 30 довательно соединенные элемент ИЛИ и формирователь импульсов управления подключены к другому входу фазового дискриминатора, при этом выходы формирователя фронтов подключены соответственно к третьим и четвертым

35 входам блоков обработки переднего и заднего фронтов входного сигнала и к другому входу формирователя импульсов управления, другой выход которого подключен к управляющим входам блоков обработки переднего и заднего фронтов входного сигнала.

2. Устройство по п.1, о т л и ч а ю щ е е.с я тем, что блоки обработки переднего и заднего фронтов входного сигнала выполнены в виде первого и второго ключа, выходы которых через счетчик подключены к одному из входов третьего ключа, другой вход которого объединен с соответствующим входом второго ключа, при этом два входа первого ключа, три входа второго ключа и выход третьего ключа являются,.оответственно входами и выходом блоков обработки переднего и заднего фронтов входного сигнала.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что формирователь импульсов управления выполнен в виде последовательно соединенных первого элемента НЕ, первого элемента И-НЕ, первого триггера, формирователя импульсов и второго триггера, другой вход которого соединен с выходом второго элемента НЕ, вход которого объединен с другим входом первого . элемента И-НЕ и с одним из входов второго элемента И-НЕ, другой вход которого объединен со входом первого элемента НЕ и со вторым входом перво-. го триггера, к третьему входу которого подключен выход второго элемента И-НЕ, причем второй вход первого триггера и вход второго элемента НЕ являются входами, а выходы формирователя импульсов и второго триггера — выходами формирователя импульсов управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9482023, кл. Н 04 Ь 7/02, 1972 (прототип).

743217 ,1

I

Составитель Т.Маркина

Редактор В.Зарванская Техред A. Щепанская Корректор И.Муска

Заказ 3632/20 Тираж 729 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4