Генератор циклов

Генератор циклов

Иллюстрации

Показать все

Реферат

 

Союз Соеетскмв

Социалистических

Республик

OflNCAHNE ,, П (i474453 1

К АВТОРСКОМУ СВИ ИТЕДЬСТВУ (б1) Дополнительное к авт. сеид-ву (22) Заявлено 030478 (21) 2600722/18-24 (51) М, КП.

2 с присоединением заявки ¹ (23) Приоритет

G F 1/02

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 300680Бюллетеиь ¹ 2 4

Дата опубликования описания 3006,80

Р3) УД1(681. 3 (088. 8) (72) Авторы изобретения

В. Л. Баранов и В, В. Павлов (71) За яв итель,Ордена Ленина Институт кибернетики AH Украинской СС> (54) ГЕЧЕРАТОР ЦИКЛОВ

Изобретение относится к автоматике и вычислительной технике и предназначено для генерирования импульсных сигналов с заданными периодами следования.

Обшеизвестны электронные и импульсные генераторы, собранные на лампах или .транзисторах по схеме кварцевых генераторов, блокинг-генераторов, мультивибраторов.

Недостатком таких электрочных схем генераторов циклов является ограниченность диапазона задания периода следования выходных сигналов микросекундными — миллисекундными значени ями, Для расширения диапазона задания периода следования выходных сигналов используют делители частоты или счетчики импульсов на триггерах, схемы которых становятся сложными при коэффициентах деления больше 2 го

Указанные недостатки устранены в генераторах циклов, собранных на ре- 25 гистре сдвига, сумматоре, генераторе эталонной частоты, блоке синхронизации и блоке перестройки (1).

Наиболее близким техническим решением к предлагаемому является генера-30 тор циклов, содержаший генератор эталонной частоты, блок синхронизации, блок перестройки, сумматор и регистр сдвига, подключенный выходом к первому входу первого элемента И, подключенного выходом к первому входу сумматора, другие входы которого подключены к первому выходу блока син-1 хронизации, подключенного входом к выходу генератора эталонной частоты и к выходу второго элемента И, подключенного первым входом к выходу блока перестройки, подключенного входами к первой. группе выходов блока синхронизации, и вторым входом — к единичному выходу триггера, подключенного нулевым выходом ко второму входу первого элемента

И, нулевым входом — ко второму вЫхо" ду блока синхронизации и первому входу третьего элемента И, подключенного вторым входом к выходу переноса сумматора и выходом — к единичному входу триггера и выходу устройстваФ1, Недостатком генератора циклов является сложность его перестройки на заданную частоту, что является след=твием двоичной обработки сумматором содержимого регистра сдвига.

744531

«- @ д@Щ@р:. . ".;.,:. «"..«-.;;.- .;:-- -.:" «ю,ъ.«.««ь:.з.. «=-- „: ме.„-««««««.: .-««- --.,—.; °:

Перестройка. данного генератора циклов на заданную частоту требует сложных вычислений для расчета двоичных начальных условий и большого количества операций по ручной установке двоичного кода начальных условий на кланишном устройстве блока йерестройки.

Цель изобретения — упрошение перестройки генератора циклов на заданную частоту.

1О

Указанная Йель достигается тем, что генератор циклов содержит генератор эталонной частоты, блок синхронизации, устройство ввода и элемент ИЛИ, сумматор и регистр сдвига, первый, второй и третий элементы H u триггер, причем выход регистра сдвига подсоединен к первому входу первого элемента И, выход которого подключен к первому входу сумматора, второй вход которого подсоединен к 20 первому выходу блока сйнхронизации, вход которого подключен к выходу генератора эталонной частоты; третий вход сумматора связан с выходом второго двухвходового элемента И, первый вход которого связан с выходом элемента ИЛИ, входы которого соединены с выходами устройства ввода, входы которого подсоединены к группе выходов блоха синхронизации, второй вход второго элемента И подсоединен к прямому выходу триггера, инверсный выход которого связан со вторым входом первого элемента И, нторой выход блока синхронизации связан с нулевым входом триггера и с первым входом третьего элемента И, второй вход которого подсоединен к выходу переноса сумматора, а выход третьего элемента -И подключен к единичному входу триггера и является выходом уст- 40 ройстна, два D-триГгера, первый и второй дополнительные элементы ИЛИ и четвертый элемент И, причем выход суммы сумматора подключен к входу пеРвого В-тРиггеРа, выход кото- ф5 рого подсоединен к первому входу первого дополнительного элемента ИЛИ, выход которого соединен со входом второго Р-триггера, выход которого связан с первым входом втоРого до- 5(} полнительного элемента ИЛИ, второй вход которого и первого дополнительного элемента ИЛИ соединены с выхо-:дом четвертого элемента И,первый вход которого подключен к выходу переноса сумматора., а второй вход подсоединен к третьему выходу блока синхро;"низации, На чертеже изображена стоуктурная схема генератора циклов.

Генератор циклов содержит генера- 60 тор 1 эталонной частоты, блок 2 синхронизации, блок 3 перестройки, сумматор 4, регистр 5 сдвига, триггер б, дна D-триггера 7 и 8, четыре двухвходовых элемента 9-12 И, два двух- $5 входовых элемента 13 и 14 ИЛИ. Блок перестройки 3 состоит из элемента 15

ИЛИ и десятичного клавишного устройства 16.

Выход генератора 1 эталонной частоты подключен к входу блока 2 синхронизации, первая группа выходов которого подключена к клавишному устройству 16 блока 3 перестройки.

Сумматор 4 подключен первым входом к выходу элемента 9 И, подключенного первым входом к выходу регистра 5 сдвига, вторым входом — к перному; выходу блока 2 синхронизации, третьим входом — к выходу элемента 10 И, подключенного первым входом к выходу блока 3 перестройки и вторым входом— к единичному выходу триггера б, Нулевой выход триггера 6 подключен ко второму входу элемента 9 И.

Нулевой вход триггера 6 подключен ко второму выходу блока 2 синхоонизации и к первому входу элемента .12 И и выходу переноса сумматора 4. Единичный вход триггера б подключен к выходу элемента ll И и к выходу генератора циклов.

Выход суммы сумматора 4 подключен к входу D-триггера 7, выход которого подключен к первому входу элемента

13 ИЛИ. Выход элемента 13 ИЛИ подключен к входу D-триггера 8, выход которого подключен к первому входу элемента 14 ИЛИ, подключенного вторым входом к второму входу элемента

13 ИЛИ и к выходу элемечта 1? И, подключенного вторим входом к третьему выходу блока 2 синхронизации. Выход элемента 14 ИЛИ подключен к входу регистра 5 сдвига, Выходы клавишчого устройства 16 подключены к входам элемента 15 ИЛИ, выход которого является выходом блока 3 перестройки.

Генератор циклов работает следующим образом.

Генератор 1 эталонной частоты вырабатывает импульсные сигналы с частотой f, которые поступают в блок 2 синхронизации . Блок 2 синхронизации с помошью делителя частоты вырабатывает по первому и второму выходу импульсы с частотой где n — количество дноичных разрядов регистра сдвига 5, Импульсы на первом выходе блока

2 синхронизации синхронизируют первый младший разряд регистра 5 сдвига и на втором выходе — последний

n + 2-ой разряд полного регистра, образованного последовательным соединением двух D-триггеров 7 и 8,и регистра 5 сдвига.

744531

Продолжение таблицы

1101

- †) 2 (2) 1110

Оичный код в тетраде

0110

0111

1000

1001

1010

55

1100

На третьем выходе блока 2 синхронизации вырабатываются импульсы с частотой которые синхронизируют каждый четвертый разряд тетрады полного n + 2разрядного регистра. Количество двоичных разрядов регистра 5 сдвига выбирается из условия

n =4m 2, (3) где m — количество тетрад полного регистра.

Блок 2 синхронизации вырабатывает на n + 2 выходах первой группы n + 2 последовательностей синхрониэирующих импульсов, сдвинутых друг относитель-. но друга на один период эталонной частоты f .

Каждый выход первой группы блока 20

2 синхронизации синхронизирует считывание с выхода регистра 5 соответствующего разряда двоично-десятично—

ro кода. синхронизирующие импульсы разря- 25 дон с первой группы выходов блока 2 синхронизации поступают на входы десятичного клавишного устройства 16 блока 3 перестройки.

Клавишное устройство 16 состоит ЭО из m десятичных клавишных гребенок, каждая из которых содержит десять клавиш 0-9. Каждая клавишная гребенка подключена к соответствующим четырем выходам первой группы выхо- 35 дов блока 2 синхронизации и имеет четыре выхода. Все 4m выходов всех m клавишных гребенок подключены к входам элемента 15 ИЛИ, выход которого является выходом блока 3 перестройки. 4О

Таким образом, с помощью клавишного устройства 16 можно набрать любой двоично-десятичный код, состоящий из двоичных тетрад. Соответствие между десятичным обозначением клавиш в клавишной гребенке и набираемчм .двоичным кодом в тетраде представлено в таблице.

Если нажать клавиши 0 на всех гребенках клавишного устройства 16, то на входах элемента 15 ИЛИ действует двоично-дес ятичный. код нида

Al10i 0110, ..., 0110, . (4) который с помощью элемента 15 ИЛИ преобразуется в последовательный код, поступающий на выход блока 3 перестройки.

Запуск генератора циклов осуществляется установкой триггера 6 в единичное состояние. После запуска генератора циклов элемент 10 И открывается единичным выходом триггера 6 и начальный двоично-десятичный код (4) последовательно во времени, начиная с младших разрядов, поступает на третий вход двоичного сумматора 4, на второй вход которого поступают импульсы первого разряда младшей тетрады с первого выхода блока 2 синхронизации.

Так как элемент 9 И закрыт нулевым выходом триггера 6, то на пеовый вход сумматора 4 поступает во всех разрядах нулевой код.

Сумматор 4 выполняет последовательное двоичное суммирование начального кода (4} с первым оазрядом младшей тетрады. Результат суммирования записывается в полный регистр, образованный последовательным соединением

Р-триггеров 7 и 8 с регистром 5 сдвига. В это время элемент 12 И закрыт, так как сигналы переноса из четвертого разряда во всех тетрадах отсутствуют.

После окончания считывания начального кода (4) с выхода блока 3 перестройки на третий вход сумматора 4 триггер 6 сбрасывается в нулевое со-. стояние импульсом, действующим на втором выходе блока 2 синхронизации.

Перевод триггера 6 в нулевое состояние приводит к тому, что элемент

9 И открывается, подключая выход регистра 5 сдвига к первому входу сумматОра 4, а элемент 10 И закрывается,и начальный код (4) с выхода блока 3 перестройки в дальнейшем на третий вход сумматора 4 поступать не будет.

В результате первого цикла вычислеиий сумматором 4 образуется новый двоично-десятичный код

0110, 0110, ..., 0,111, (5) 744531 который Фиксируется в регистре сдвига 5.

В следующем цикле вычислений двоична-десятичный код (5), считываемый с выхода регистра 5 сдвига, проссум мируется с первым разрядом младшей тетради, поступающим на второй вход сумматора 4 с первого выхода блока 2 синхронизации.

Результат суммирования

0110, 0110, ..., 1000, (6) перепишется с выхода суммы сумматора 4 в регистр 5 и т..д.

Так будет продолжаться до тех пор, пока не переполнится первая тетрада двоично-десятичного кода. Это произойдет s десятом цикле сложения со- 15 держимого регистра 5 сдвига с младшим разрядом первой тетрады, действующем на первом выходе блока 2 синхрояиз ации . В этом случае на выходе переноса 20 сумматора 4 появится импульс переноса из четвертого разряда первой тетрады в первый разряд второй тетради, который по синхронизируЮщему импульсу с третьего выхода блока 2 синхройизации через элемент 12 И поступит на вторые входы элементов 13 и 14

ИЛИ и восстановит начальный код 0110 в первой тетраде.

Импульс переноса из четвертого gg разряда первой тетради через элемент

12 И и 14 ИЛИ записывается в регистр

5 сдвига ho месту второго разряда первой тетради и через элемент ИЛИ 13,, спустя вРемя задержки яа один Разряд З5 в D-триггере 8 записывается по месту трет ьего р а зр яда перв ой т ет рады.

Аналогичным образом восстанавливается начальный ко1ц 0110 во втопой тетраде двоично-десятичного кода при переносе иэ четвертого разряда второй тетрады в первый разряд третьей тетрады и т.д. Выходной сигнал генератора циклов появится, когда сработает элемент 11 И. Это произойдет йрй переполнении последней m-ой тет45 рады двоичяо-десятичного кода, считываемого с выхода регистра 5. сдвига, В этом. случае импульс переноса из четвертого разряда m-ой тетрадыпо сияхрояиэирующему импульсу чет- 50 вертого разряда последней тетрады, поступающему со второго выхода блока 2 синхронизации, пройдет с выхода переноса сумматора 4 на выхбд элемента 11 И и выход генератора циклов. 55

После генерации выходного сигнала триггер 6 установится этим сигналом в единичное состояние. При этом закроется элемент 9 И, обеспечивая стирание содержимого регистра 5 сдвига, и откроется элемент 10 И, который подключит выход блока 3 перестройки к третьему входу сумматора для восстановления дноично-десятичного кода начальных условий (4), вы- 65 ставленного на клавишном устройст» ве 16.

В следующем цикле генерации выходного сигнала генератор циклон работает аналогичным образом.

На выходе генератора циклов вырабатываются импульсы с частотой

8blX iOm (7)

С целью перестройки генератора циклов н а част оту, отличную от частоты(7), необходимо на клавишном устройстве 16 выставить новый десятичный код (, соответствующий заданной частоте

С учетом соотношений (1) и (2) десятичный код K можно записать в виде т 4

К=10 — r (8) з где f — частота эталонного генератора 1, m — количество десятичных оаэрядов кланишного устройства 16.

Если частбту эталонного генератора l выбрать иэ соотношения

f = 4m 10 l ц (9) где р — целое число, то выражение (8) для десятичного кода перестройки примет вид

K = l0 Т 10, (10) где Т вЂ” заданный период следования

3 выходных сигналов генератора циклов, с.

Соотношение (10) позволяет непосредственно по заданному пепиоду следования выходных сигналов выставить требуемый десятичный код перестройки на клавишном устройстве 16 без выполнения сложных расчетон.

Диапазон перестройки генератора циклов на заданный период следования определяется соотношением

10 «< тз (l l)

Предлагаемый гейератор циклов может генерировать импульсные сигчалы в пределах диапазона (11) с любым заданным периодом следования выходных сигналов, который задается установкой десятичного кода перестройки (10) на клавишном устройстве 16.

Рассмотрим процесс перестройки предлагаемого генератора циклов на примере в сравнении с известным.

Требуется перестроить генератор циклов на генерирование импульсов с заданным периодом следования Ту14400c.

Клавишное устройство 16 блока 3 перестройки m = 10 десятичных разрядов, частота эталонного генератора 1

f = 40 ° 10 Гц, т.е. р = 4, Диапазон перестройки генератора циклов 10 c6

4Тз h 10 с °

744531

По формуле (10) получаем десятичныйый код перестройки

К = 10ю -14400 10 =9856000000, который с помощью четырех нажатий выставляется на клавищяом устройстве 16 блока 3 перестройки. 5

В общем случае процесс перестройки предлагаемого генератора циклов требует выполнить одну операцию вычитания по формуле (10) для получения десятичного кода перестройки и осуществить десять нажатий на клавишном устройстве 16 блока 3 перестройки.

Расчет двоичного кода начальных условий для известного генератора циклов требует выполнить в общем случае 0 = 32 операции вычитания с многоразрядными десятичными числами и осуществить 1,= 32 нажатия двоичного клавишного устройства 16 блока 3 перестройки, где 1 — количество разря- 20 дов двоичного кода перестройки.

Таким образом, процесс перестройки предлагаемого генератора циклов упрощается по количеству расчетных операций в 32 раза и по количеству 25 ручных операций установки клавишного устройства блока перестройки в

3 раза.

Дополнительные затраты оборудования на реализацию предлагаемого re- 3O нератора циклов по сравнению с известным несущественны и составляют два D-триггера, два двухвходовых элемента ИЛИ и один двухвходовый элемент И. 35

Формула изобретения

Генератор циклов, содержащий генератор эталонной частоты, блок синхронизации, устройство ввода и элемент ИЛИ, сумматор и регистр сдвига, первый, второй и третий элементы И и триггер, причем выход регистра сдвига подсоединен .к первому входу первого элемента И, выход которого подключен к первому входу сумматора, второй вход которого подсоединен к первому выходу блока синхронизации, вход которого подключен к выходу генератора эталонной частоты, третий вход сумматора связан с выходом второго элемента И, первый вход которого связан с выходом элемента ИЛИ, входы которого соединены с выходами устройства ввода, входы которого подсоединены к группе выходов блока синхронизации, второй вход второго элемента И подсоединен к прямому выходу триггера, инверсный выход которого связан со вторым входом первого элемента И, второй выход блока синхронизации связан с нулевым входом триггера и с первым входом третьего элемента И, второй вход которого подсоединен к выходу переноса сумматора, а вйход третьего элемента

И подключен к единичнбму входу триггера и является выходом устройства отличающийся тем, что, с целью упрощения перестройки устройства на заданную частоту, оно содержит два D-триггера, первый и второй дополнительные элементы ИЛИ и четвертый элемент И, причем выход суммы сумматора подключен ко входу первого

D-триггера, выход которого подключен к первому входу первого дополнительного элемента ИЛИ, выход которого соединен со входом второго

0-триггера, выход которого связан с первым входом второго дополнитель-, ного элемента ИЛИ, второй вход которого и первого дополнительного элемента ИЛИ соединены с выходом четвертого элемента И, первый вход которого подключен к выходу переноса сумматора, а второй вход подсоединен к третьему выходу блока синхронизации.

Источники информации, принятые Во внимание при экспертизе

1. Авторское свидетельство СССР

9.485437, кл. G 06 F 1/02, 1972.

2. Авторское свидетельство СССР

Р 291198, кл, G 06 F 1/02, 1969 (прототип). » а»»»»м »»»»»-;.A», —: +; »»»»..» ° .,:w - »: -,-; ..- %»:. w»»,— » .»

744531

Составитель В. Субботин

Техред И. Асталош Корректор В.Синицкая

Филиал ППП Патент, r.Óæroðîä, ул.Проектная,4

Редактор A. Долинич

Эакаэ 3792/11 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5