Устройство для преобразования кодов

Устройство для преобразования кодов

Иллюстрации

Показать все

Реферат

 

744544 со вторыми входами элементов И первой группы, нулевой выход триггера соединен со входом вычитания реверсивног< двоично-десятичного счетчика, нулевой и единичный управляющие входы триггера соединены с выходами заем и перенос реверсивного двоично-де5 сятичного счетчика, единичный установочный вход триггера соединен со входом установки единиц регистра двоичного кода и со вторым входом сдвигового регистра, а нулевой установочный вход — с третьим входом сдвиговогб регистра.

На чертеже представлена схема устройства для преобразования кодов.

Устройство содержит регистр 1 15 двоичного кода, сдвиговый регистр 2-, вход 3 для сигнала Пуск-1, триггер 4, вход 5 для тактовых импульсов ТИ, элемент 6 И счетчика, счетчик 7, группу элементов 8 И, шиф- 2О ратор 9 двоично-десятичных эквивалентов, тетрады элементов 10 И, элементы 11 ИЛИ, двоично-десятичный реверсивный счетчик 12, элементы 13 задержки, шину 14 сложения, шину 15 вычитания, элемент 16 И, вход 17 для сигнала Пуск-2, шину 18 установ111 1

Преобразование двоичного кода в двоично-десятичный начинается с приходом импульсного сигнала Пуск-1 ЗО на вход 3 устройства преобразования.

Перед этим в регистр 1 двоичного кода должно быть введено исходное двоичное число. Импульсный сигнал Пуск-1 записывает 1 в край- 35 ний разряд сдвигового регистра 2 и одновременно через нулевой установочный вход триггера 4 устанавливает последний в состояние 0 .

Преобразование каждого разряда 4() двоичного кода осуществляется за 9 импульсов тактовой частоты ТИ, поступающей через вход 5 устройства преобразования на вход элемента 6 И счетчика и на вход третьего разряда счетчика 7. Каждый десятый импульс тактовой частоты ТИ с выхода счетчйка 7 (сигнал сдвиг ) поступает на вход сдвигового регистра 2 элемент 16 И и осуществляет сдвиг 1

1 записанной в сдвиговом регистре 2.

Сдвиговый регистр 2 последовательно формирует сигналы опроса, которые опрашивают, начиная со старшего разряда, разряды регистра 1 двоичного кода. Выходы шифратора двоично-деся- 55 тичных эквивалентов подключены ко входам тетрад, элементов 10 И. Веса тетрад сОответствуют весам декад двоично-десятичного счетчика 12, соответственно единиц ? десятков II бО сотен III, тысяч IV и т.д.

Шифратор 9 двоично-десятичных эквивалентов представляет опрашиваемый разряд реГистра 1 двоичного кода эквивалентным ему двоично-десятичным кодом, который поступает параллельно на первые входы тетрад элементов 10 И, на вторые входы которых поступают серии импульсов

8-4-2-1, формируемые на выходе элемента 6 И и, соответственно, выхо.дах первого, второго и четвертого разрядов счетчика 7 за цикл работы в десять тактовых импульсов. Элементы 10 И тетрад преобразуют потетрадно двоично-десятичный код в параллельные унитарные (число-импульсные) коды этих тетрад, которые элементами 11 ИЛИ совместно с сигналами переносов, поступающими с выходов элементов 13 задержки, преобразуются в полные последовательные коды этих тетрад, поступающие на входы реверсивного двоично-десятичного счетчика 12, единиц I десятков

II, сотен III тысяч IV и т,д.

Так как триггер 4 находится в состоянии 0, то со своего логического выхода 0 он выдает потенциальный сигнал с уровнем 1, который поступает на шину 14 сложения и тем самым разрешает работу ревер- сивного двоично-десятично о счетчика 12 в прямом счете, то есть суммирование импульсов, поступающих на.

его входы. В то же время с логического выхода 1 триггера 4 на шину 15 вычитания поступает потенциальный уровень 0 и тем самым запрещает работу двоично-десятичного счетчика 12 на вычитание.

Таким образом при последователь— ном опросе разрядов регистра 1 двоичного кода происходит накопление двоичных эквивалентов в двоично-десятичном счетчике 12 единиц I, десятков II сотен III тысяч IV и т.д.

Процесс преобразования исходного двоичного числа оканчивается опросом всех разрядов регистра 1 двоичного кода, причем в этом регистре остается нулевая комбинация двоичного кода (исходная информация сотрется), так как сигналы с выхода счетчика 7 через элемент 16 И, на первом входе которого, соединенном с нулевым выходом триггера 4, находится потенциал с уровнем 1, и далее через элементы 8 И группы устанавливают опрашиваемые разряды регистра 1 двоичного кода в состояние

При обратном преобразовании двоично-десятичного кода в двоичный исходная двоично-десятичная информация помещается в соответствующие разряды реверсивного двоично-десятичного счетчика 12, единиц I десятков II сотен III тысяч IV и т.д.

Преобразование начинается с приходом импульсного сигнала Пуск-2 на вход 17 устройства; Этот сигнал записывает 1 в крайний разряд сдвигового регистоа 2, а также че744544 рез шину 18 устанавливает каждый разряд регистра 1 двоичного кода в состояние 1 и одновременно через единичный установочный вход триггера 4 устанавливает последний в состояние 1 .

Опрос разрядов регистра 1 двоичного кода, а также их весовое представление шифратором двоично-десятичных эквивалентов тетрадами элементов 10 И, элементами 11 ИЛИ происходит также, как и при преобразовании двоичного кода в двоичнодесятичный. Но здесь первоначально происходит вычитание импульсов, поступающих с выходов элементов 11

ИЛИ на входы двоично-десятичного 15 счетчика 12 единиц I, десятков II, сотен III тысяч IV и т.д.

Первоначально вычитание происходит вследствие того, что по сигналу Пчск-2 триггер 4 переведен в со- Щ стояние 1, и поэтому с его нулевых и единичных выходов поступают сигналы соответственно с уровнем 0 на шину 14 сложения (запрещает сложение) и с уровнем 1 на шину 15 вычитания (разрешает вычитание) . Таким образом, состояние 0 триггера 4 соответствует сложению, а его состояние 1 соответствует вычитанию импульсов, поступающих на )() вход реверсивного двоично-десятичного счетчика 12, При преобразовании двоично-десятичного кода в двоичный триггер 4 может также управляться (в отличие от преобразователя двоичного кода в двоично-десятичный, где он должен постоянно находиться в состоянии 0 ), поступающими на его переключательные входы импульсами переноса.

При реверсивной работе счетчика

12 возникают два типа сигналов: при сложении — переносы при вычитании—

45 сигналы заема, которые соответственно поступают на первые и вторые входы элементов 13 задержки и далее через элементы 11 ИЛИ на входы двоичнодесятичного счетчика 12, за исключением переносов, формируемых на выходе старшей декады двоично-десятичного счетчика 12 (тысяч IV). Сигнал переноса старшей декады двоично-десятичного счетчика 12 (тысяч IV) поступает на единичный переключательный . 55 вход триггера 4 и тем самым переводит его в состояние 1, а сигнал заема поступает на нулевой переключательный вход триггера 4 и тем самым переводит его в состояние 0, Рассмотрим работу триггера 4 при преобразбв анни двоично-дес ятичного кода в двоичный (исходное состояние 1 ) .

Очевидно, если весовое значение опрашиваемого разряда регистра 1 двоичного кода меньше еисходного двоично-десятичного числа или очередного его остатка, то сигналов заема нет и триггер 4 находится в состоянии 1 (режим вьгчитания). При этом на первом входе элемента 16 И находится нулевой потенциал и поэтому сигналы с выхода счетчика 7 не проходят на выход элемента 16 И, и тем самым опрашиваемый разряд регистра

1 двоичного кода остается в состоянии 1 .

Однако, если весовое значение опрашиваемого разряда регистра 1 двоичного кода больше исходного двоичнодесятичного числа или его очередного остатка, то на выходе старШей декады счетчика 12 (тысяч IV) появляется сигнал заема, который переводит триггер 4 в состояние 0 . При этом реверсивный двоично-десятичный счетчик 12 переводится в режим сложения, а опрашиваемый разряд регистра 1 двоичного кода сигналом, поступившим с выхода счетчика 7, через элемент

16 И, первый вход которого находится теперь в единичном состоянии, и далее через элементы И 8 группы, на первый вход которой поступает сигнал разрешения с соответствующего разряда регистра 2, устанавливается в состояние 0 . Информация на выходе триггера обновляется через период работы счетчика 7, первый и второй выходы которого являются парафазными.

Реверсивный двоично-десятичный счетчик 12 производит сложение экви. валентов опрашиваемых разрядов регистра 1 двоичного кода до тех пор, пока на выходе старшей декады счетчика 12 не возникнет сигнал переполнения, которым триггер 4 переводится в единичное состояние. Причем предыдущие (до сигнала переполнения) опрашиваемые разряды регистра 1 дво ичного кода устанавливаются в состояние 0 сигналами, поступающими с выхода счетчика 7 через элемент

16 И и элементы 8 И группы.

Пример преобразования двоичнодесятичного кода 0111.0011.0110.0101 в двоичный приведен в таблице.

744544

Двоичный код

Определя емый разряд

2 и

Операция (сложениевычитание) Дес ятичный эк виs ален.т

Двоичный код

Десятичный эквивалент

Определяемый раз р яд

2А

Операция

{ сложение-вычитание) 1. 0005 о

4096 1. 7365

4096

n = 12

11 2048 1. 3269

2048

n = 4 16

О. 9973

n = 10 1О24 1. 122 1 1 n = 3

1024

0. 9989

4 О. 9997 О

9 512 1. 0197 1 n = 2 12

n,- =8 356 О. 9685 О n = 1 2

256

1 ° 0001

128 9. 9941 a.28, 1 О. 9999 О

Оп=О

64 1. 0069

1. 0000

1. 0005 1

П р и м е ч а н и е.B таблице двоично-десятичный код представлен — -его эквивалентными значениями в десятичной системе; цифра О или 1 пеоед точкой отмечает. состояние 0 или 1 триггера 4.

Формула изобретения

Процесс преобразования двоичнодесятичного кода в двоичный заканчивается опросом .всех разрядов регистра 1 двоичного кода. При этом в регистре 1 двоичного кода находится эквивалентный исходному двоично-десятичному коду 0111.0011.0110.0101 двоичный код 1110011000101.

Элементы 13 задержки предотвращают совпадение импульсов унитарного кода с импуль сами переносов.

Предложенная конструкция позволяет исключить из устройства эЛемент ИЛИ, регистр числа с входящими s него элементами разрешения записи, элементы разрешения перезаписи реверсивных декадных счетчиков, упростить схему управления, что значительно упрощает и повышает надежность устройства преобразования кодов.

Устройство для преобразования кодов, содержащее сдвиговый регистр, группу элементов И, первые входы которых соединены с выходами сдвигового регистра, регистр двоичного кода, щ шифратор двоично-десятичных эквивалентов, первые входы которого со-единены с выходами сдвигового регистра, а вторые входы — с выходами регистра двоичного кода, разрядные вхоцы установки нуля которого со— единены с выходами элементов И группы, счетчик, тетрады элементов И, первые входы которых соединены с . соответствующими выходами шифратора двоично-десятичных эквивалентов, вторые входы элементов И тетрад соединены с соответствующими выходами счетчика, реверсивный двоично-десятичный счетчик, элементы ИЛИ, вход первой группы каждого из которых соединен с выходом соответствующей тетрады элементов И, а выходы подключены ко входам соответствующих тетрад реверсивного двоично-десятичного счетчика, выход каждой тетрады кото60 рого через элемент задержки соединен со вторым входом элемента ИЛИ последующей тетрады, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства и повышения его быстродейст65 вия, он содержит триггер и допол744544

10 нительный элемент И, первый вход которого соединен с выходом переполнения счетчика и с первым входом сдвигового регистра, второй вход — с единичным выходом триггера и с входом сложения реверсивного двоично-десятичного 5 счетчика, а выход со вторыми входами элементов И первой группы, нулевой выход триггера соединен с входом вычитания реверсивного двоично-десятичного счетчика, нулевой и единичный управляющие входы триггера соединены с выходами заем и перенос реверсивного двоично-десятичного счетчика, единичный установочный вход триггера соединен с входом установки единиц регйстра двоичного кода и со, вторым входом сдвигового регистра, а нулевой установочный вход — с третьим входом сдвигового регйстра.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

9 525944, кл. G 06 F 5/02, 1974.

?. Авторское свидетельство СССР по заявке Р 2443060/18-24, кл. G 06 F 5/02, 10.01,77 °