Устройство для контроля логических схем

Устройство для контроля логических схем

Иллюстрации

Показать все

Реферат

 

<" 1 744580

Союз Советсинн

Соцмалистичесиик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 27.03.78 (21) 2596308/18 — 24 с присоединением заявки Ле (23) Приоритет (5! )M. Кл.

G 06 F 11/00

Гаауднрстненньй комнтет

СССР

- - -па делам нзооретеннй и аткрытнй

Опубликовано 30.06.80 Бюллетень М 24

Дата опубликования описания 30,06.80 (53) УДК 681 325 (088.8) Д, С, Григалашвили, А. Н. Вепхвадзе, Т. А, Клдиашвили, Т. А. Гагошидзе и Г. Н. Которашвили (72) Авторы изобретения

Тбилисское научно-производственное объединение "ЭЛВА" (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ

Изобретение относится к вычислительной технике и может быть использовано для поиска неисправностей н ошибок в аппаратных и программных средствах электронного цифрового оборудования.

Известно устройство для диагностики неисправности в логических схемах, содержащее тактовый генератор, счетчик импульсов, блок вычисления синдрома, дешифратор, элементы

ИЛИ, счетчики неисправностей, коммутатор, элементы И, дополнительный генератор импульсов (11.

Недостатком известного устройства является невозможность анализа логических временных диаграмм. 15

Наиболее близким к изобретению по техни-, ческой сущности и достигаемому результату является устройство для обнаружения ошибок, содержащее входной регистр, запоминающее устройство, блок управления устройством отображения, устройство отображения, цифровой компаратор, блок цифровой задержки и блок управления запоминающим устройством, при этом выходы входного регистра подключе2 йы K исследуемому объекту, синхронизирующие входы регистра подключенй к входной шине синхронизации его анализатора, синхронизирующие входы блока цифровой задержки подключены к входной шине синхронизации анализатора, входы блока управления запоминающего устройства соединены с входами анализатора (2) .

Недостатком известного устройства является то, что оно не обеспечивает возможность анализа временных диаграмм синхронных и асинхронных схем.

Цель изобретения — повышение надежности устройства.

Для достижения поставленной цели в устройство для контроля логических схем, содержащее регистр, цифровой компаратор, блок задержки, блоки управления, блок памяти, блок индикации, причем первый и второй входы регистра являются входами устройства, выходы регйстра подключены к соответствующим входам блока памяти и к соответствующим входам цифрового компаратора, выход:. которого соединен . с первым входом блока задержки, второй вход которого соединен с третьим вхо3 дом регистра и с управляющим входом первого блока управления, второй вход которого подключен к выходу блока задержки, выход первого блока управления соединен со входом блока памяти и с управляющим входом второго блока управления, выход которого соединен с блоком индикации, введены блок синхронизации, генератор импульсов, преобразователь ко- дов, блок выработки временной диаграммыг блок выработки знаковой информации, причем первый вход блока синхронизации является синхронным входом устройства, выход блока синхронизации соединен со входом регистра, второй вход блока синхронизации подключен к выходу генератора импульсов, выход блока памяти соединен со входом преобразователя кодов, первый выход которого подключен ко входу блока выработки знаковой информации, второй вход преобразователя кодов соединен с блоком выработки временнои диаграммы, выход которого подключен ко второму входу блока индикации, третий вход которого соединен с выходом блока выработки знаковой информации.

На фиг. 1 приведена блок-схема устройст-ва; на фиг, 2 — временная диаграмма, объясняющая принцип работы устройства при анализе логической временной диаграммы, Устройство для контроля логических схем содержит входы 1 устройства, вход 2 внешней синхронизации, регистр 3, цифровой компаратор 4, блок 5 задержки, блок 6 памяти, первый блок 7 управления, второй блок 8 управления, блок 9 индикации, генератор 10 импульсов, блок 11 синхронизщии, блок 12 преобразования информации, блок 13 выработки временной диаграммы, блок 14 выработки знаковой информации.

Устройство для контроля логических схем работает в двух режимах следующим образом.

Первый режим работы — анализ логических состояний.

В этом режиме вход 2 синхронизщии устройства подключается к синхронному синхросигналу исследуемого объекта, а входы данных — к проверяемым точкам объекта, При

/ каждом поступлении синхроимпульса во вход. ном регистре 3 происходит запоминание логических состояний входов объекта, а затем та же информация переписывается в блок 6 памяти. При откладке программ часто возникает необходиыость контролировать массив данных в районе какого -либо ключевого слова. В этом случае оператором с помощью блока управления заносится требуемое слово в цифровой компаратор 4 в двоичном формате. Когда входное слово из массива входйых данных сравни ="Ъается с "ключевым словом, управлеййе пере ф дается к блокам 7, 8 управления и блоку 9 ин45

55 ла засвечиванием луча в соответствующих развертках. Для блока 14 блок 12 осуществляет преобразование информации в двоичной, восьмеричной ипи шестнадцатиричной формах. В блоке 14 помещается знаковый генератор, который в соответствии с полученной информацией осуществляет выработку управляющего сигнала засвечением пуча в требуемых развертках и точках.

Цифровая информация соответствует только одной ячейке памяти, тогда как временная диаграмма содержит информацию как с этой ячейкй йаЫяти, так и несколько бигов информацйи по каждому каналу в сторону возраста.ния номера ячеек блока памяти.

744580 а дикации таким, образом, что если требуется контролировать данные, предшествующие ключевому слову, то тогда происходит прекра цение процесса непрерывной записи в блок 6 памяти и устройство переходит в режим отобра жения информации, а если требуется массив данных, последующих ключевому слову, то в этом случае сигнал иэ цифрового компаратора

4 дает разрешение записи в блок 6 памяти

1р до ее заполнения, после чего информация отображается. При желании оператор может задержать сбор данных на определенное число периодов синхросигнала. В этом случае оператор заносит в блок 5 задержки требуемую величину

15 задержки. После прихода сигнала сравнения из цифрового компаратора 4 в блок 5 задержки запускается счетчик синхроимпульсов, и как только счетчик сосчитает требуемое оператором число импульсов, управление передается

2р к блокам 7, 8 управления вышеуказанным способом.

После заполнения блока 6 памяти данными начинается процесс обработки информации для отображения.

25 Для индикации логических временных диаграмм, состоящих из 16 линий, применены участки под определенными номерами, а в каждом участке выделяются фиксированные развертки для проведения линий, обозначающих логические уровни "Г и "0", например, первая развертка предназначается для проведения линии логической "1", а двенадцатая— дпя логического "О™. Для отображения цифровой информации принимается участок под но35 мером 3.

Информация, считанная из блока 6 памяти, передается в блок 12 преобразования кодов, где происходит ее преобразование в форме, удобной для работы блоков 13 и 14. Например

4О для блока 13 блок 12 преобразования кодов осуществляет коммутацию разрядов от 16-разрядных слов разряд за разрядом. По значениям логических состояний данного разряда в блоке

13 происходит выработка управляющего сигна744580

Второй режим работы — анализ логических временных диаграмм.

В этом режиме работы устройства для конт/ роля логических схем синхронизируется не

BHelllHHMH сигналами, а внутренним генератором

10 импульсов, частота которого выбирается на несколько порядков выше, чем частота, циркулирующая на входных шинах устройства.

Принцип работы устройства в этом режиме поясняет временная диаграмма, показанная на фиг, 2.

Диаграмма 15 показывает импульсы генератора 10 импульсов, линии 16 показывают временные диаграммы на входных шинах устрой. ства. При каждом импульсе генератора происходит запоминание логических. состояний входов в цифровой форме вначале во входном регистре, а затем в блоке 6 памяти.

После заполнения блока 6 памяти происходит обработка информации, т. е. преобразова- 20 ние и выдача на монитор для отображения (фиг. 2, 17). Полученная временная диаграмма не показывает в точности те фронты и амплитуды сигналов, которые могли бы наблюдаться на экране осциллографа, а показывает лишь 2з так называемые псевдоимпульсы, которые при большой частоте генератора 10 импульсов дают достаточно полное представление о функциони. ровании проверяемой логической схемы. Частота генератора выбирается порядка 100 мГц, 30 это дает возможность измерять временные интервалы с точностью 10 Нс, В этом режиме проверяются как синхронные, так и асинхронные схемы.

Формула изобретения

Устройство для контроля логических схем содержащее регистр, цифровой компаратор, блок задержки, блоки управления, блок памя6 ти и блок индикации, причем первый и второи входы регистра являются входами устройства, выходы регистра подключены к соо гветствующим входам блока памяти и к соответствующим входам цифрового компаратора, выход которого соединен с первым входом блока задержки, второй вход которого соединен с третьим входом регистра и с управляющим входом первого блока управления, второй вход которого подключен к выходу блока задержки, выход первого блока управления соединен со входом блока памяти и с управляющим входом второго блока управления, выход которого соединен сблоком индикации,,о т л и ч а ющ е е с я тем, что, с целью повышения надежности, в устройство введены блок синхронизации, генератор импульсов, преобразователь кодов, блок выработки временной диаграммы, блок выработки знаковой информации, причем первый вход блока синхронизации является синхронным входом устройства, выход блока синхронизации соединен со входом региСтра, второй вход блока синхронизации подключен к выходу генератора импульсов, выход блока памяти соединен со входом преобразователя кодов, первый выход которого подключен ко входу блока выработки знаковой информации, второй вход преобразователя кодов соединен с блоком выработки временной диаграммы,выход которого подключен ко второму входу блока индикащщ, третий вход которого соединен с выходом блока выработки знаковой информации.

Источники информации, 35 принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р548862, кл. G 06 F 11/00, 1975.

2. Заявка Великобритании N" 1382006, кл. 6 06 F 11/00, 1975 (прототип).

744580

Составитель Н. Быкова

Редактор Л. Веселовская 1 ехред И. Асталош Корректор Н. Григорук

Заказ 3794/13 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4