Аналого-цифровой преобразователь с коррекцией динамических погрешностей

Аналого-цифровой преобразователь с коррекцией динамических погрешностей

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик 744968

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 18.03.76 (21) 2334596 !18-21 (51 ) М Кд

Н 03 К 13/17 с присоединением заявки .%

Гасударственный комитет (23) Приоритет по делам изобретений и открытий

Опубликовано 30.06.80. тиоллетень ¹ 24

Дата опубликования описания 03.07.80 (53) УДК 681.325 (088. 8) (72) Автор изобретения

В. N. Оранжереев (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С КОРРЕКЦИЕЙ

ДИ HANHЧЕ СКИХ ПОГРЕШНОСТЕЙ

Изобретение относится к импульсной технике и может использоваться в аналогоцифровых преобразователях, предназначенных дпя измерения изменяющихся напряжений, обеспечивая при простой технической реализации высокое быстродействие.

Известен аналого-цифровой преобразователь с проведением коррекции в процессе поразрядного уравновешивания, содержащий два сравнивающих устройства, пва преоб ю разоватепя кода в напряжение, регистр триггеров, логические схемы, тактовый генератор, распределитель импульсов, в котором один вход второго сравнивающего устройства подключен к источнику измеряIS емого сигнала, второй вход соединен с схемой суммирования напряжений преобразователей кодов в напряжения, выходы сравнивающих устройств соединены с входами дополнительных схем совпадения, к другим входам которых подключены выходы распределителя тактовых импульсов, одни входы дополнительных схем совпадения соединены с схемами сложеттия, а другие2 с жемами вычитания "единицы", включенными в младшие разряды регистра триггеров; управляющие входы второго преобразователя кода в напряжение соответственно соединены с шинами распределителя тактовых импульсов младших разрядов преобразов ателя (1)

Однако импульсы с выходов схем совпадения одновременно поступают на установочный вход триггеров младших разрядов и в цепь переноса, в связи с чем нормальное функционирование регистра возможно только при включении в цепи переноса дополнительных схем задержек, что приводит к увеличению времени преобразования. Кроме того, область применения таких устройств ограничена невозрастатошими напряжениями.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блоки сравнения преобразователь кодов в напряжение, блок контрольных напряжений, блоки суммирован напряжений, лот ические элементы, гез 74496 8 4 льсов, распредели- того и девятого элементов И, с вторым сов, дополнительный входом вспомогательного ПКН, с четверв напряжение, аналс - тым выходом РТИ и с единичным входом подключен к блоку пятого разряда регистра, второй вход тре"Рующ напряжений тьего элемента И соединен с первым входинен о»о оМ циф- дом десятого элемента И и с пятым выдругой Bxoll KOTopo» ходом РТИ, выход третьего блока сраввыход основного пения соединен с входом второго инверв напряжение (21, тора и с вторыми входами четвертого и быстродействие оп- пятого элементов И, выход второго инвер10

РеобрьзованиЯ основ- тора соединен с вторыми входами восьмокод-напряжени (t

l5 элеме ов И и с вторым BxpGDM десятого элемента И, третин вход вспомогате. ьно введением в Уст ПКН соединен с единичным входом перво х узлов: блока конт- го разряда регистра и с нулевым выходом емы сравнениЯ ана РТИ второй вход шестого элемента H co20 I ования, цифрового единен с первым выходом РТИ и с единичным входом второго разряда регистра, второй вход седьмого элемента И соединен с твиЯ ЯвлЯетсЯ глав- вторым выходом РТИ и с единичным входом о устройства.

25 третьего разряда регистра, нулевой вход является упрощение первого разряда регистра соединен с выхосохранении B blcoKo- дом шестого элемента И, нулевой вход в торого разряда регистра соединен с выходом м, что в аналого- седьмого элемента И, счетный вход вычит ель с коррекцией

30 ния второго разряда регистра соединен с остей, содержаший выходом четвертого элемента И, счетный

o QB H B xo g K o To po вход сложения третьего р аз р я д а регистра ходного сигнала и соединен с выходом первого элемента И, го и третьего бло- а счетный вход вычитания — с выходом вход первого блока пятого элемента И, нулевой вход третьего первыми входами

35 разряда регистра соединен с выходом и вычитания напря- восьмого элемента И, счетный вход слоновного ПКН, второй жения четвертого разряда регистра соедиавнения соединен с нен с выходом второго элемента И, нулерования, а второй вой вход четвертого разряда регистра соравнения соединен 40 едииен с выходом девятого элемента И, т айия н апря женйй, счетный вход пятого разряда регистра сосуммирования и вы- единен с выходом третьего элемента И, ых одом в спо мог 9» нулевой вход пятого разряда регистра согенератора такто- единен с выходом десятого элемента И, ен с входом распре- 5 с первого по пятый Bblxollbl регистра соемпульсов (РТИ), динены соответственно с входами основногист, элементы И, го ПКН. нератор тактовых импу тель тактовых импуль преобразователь кода говый выход которого суммирования компенс а цифровой выход сое рового сумматора, на го подключен цифровой преобразователя кола

В этом устройстве

Ределяется временем и його преобразов ателя и временем суммирова тора. Преобрьзователь области возрастающих убывающих измеряемых чение быстродействия применения достигается ройство дополнительнь

Рольных напряжений, сх логовой схемы суммир сумм атора.

Усложнение схемы вышенного быстродейс ным недостатком этог

Целью изобретения работы устройства пр го быстродействия.

Цель достигается те цифровой преобрьзов ат динамических погреши первый блок сравнения го соединен с шиной,в первыми входами второ ков сравнения, второй сравнения соединен с блоков суммирования жений и с в ыхо дом о с вход второго блока ср выходом блока сумми вход третьего блока с с выходом блока вычи вторые входы блоков читания соединены с в тельного fIKH, выход вых импульсов соедин делителя тактовых и введены инверторы, ре р причем вход первого инвертора соединен с выходом второго блока сравнения, а его выход соединен с первыми входами перво- 50

ro, второго и третьего элементов VI, второй вход первого элемента И соединен с первыми входами четвертого и восьмого элементов И, с первым входом вспомогательного ПКН, с единичным входом четвертого разряда регистра и с третьим выходом РТИ, второй вход второго элемента И соединен с первыми входами пяНа чертеже представлена структурная электрическая схема предлагаемого преобрьзов ателя.

Преобразователь содержит блоки сравнения 1,2,3, аналоговые блоки суммирования 4 и вычитания 5 напряжений, вспомогательный 6 и основной 7 преобразователи Koll-напряжение, первый инвертор 8 и второй инвертор 9, генератор тактовых импульсов 10, распределитель тактовых

5 7449 импульсов 1 1, регистр 1 2, элементы И

13-22.

Преобразователь работает следующим образом.

Импульсом Х устанавливается начал ное состояние, при этом включаются стар5 щие разряды преобразователей колов 7 и 6.

Затем с щин распрецелителя 11 последовательно выдаются импульсы Х< и XZ u производится уравновещивание старшими разрядами 11КН 7 как в известных преоб1( р азо в ат елях.

Блоки сравнения 1,2,3 вырабатывают сигнал "1, если U -U U (U 4- U

Х О Х О 5

+Uê, Uõ «Uî-UK соответственно.

Будем считать первыми старшие рьэряцы в преобразователях 6, 7 и регистре

12, тогда младший разряд в регистре 12 и преобразователе 7 будет пятым, а в пре->О образователе 6 — третьим.

Импульс Х устанавливает в единичное состояние четвертый разряд регистра 12 и может пройти па олин из трех входов регистра: установку нуля третьего рьзряда, счетный вход сложения третьего раэряца,,либо счетный вход вычитания второго рьзряда.

При U 0 О +О импульс х проходит лишь в цепь установки единицы четвертого разряда, Число в регистре увеличивается на 2 единицы младшего разряда, как и в обычном ПКН порьзрядного сравнения, При U -U «U у

35 кроме установки в единицу четвертого рьзряда проходит через элемент 18 в цепь установки нулевого состояния третьего разряда. В результате чиспо в регистре уменьщается на 2 единицы, как и в обычном ПКН поразрядного сравнения.

При U «U импульс Х кроме установки в единицу четвертого рьзряда (при этом число в регистре увеличивается на+2 единицы) через элемент 16 45 проходит на счетный вход сложения третьего разряда, чем увеличивает число в регистре на +4 единицы. В результате число в регистре увепичивается не на+2 единицы, как в обычном ПКН поразрядного сравнения, а н а + 2 + 4 = +6. Таким обрьзом происходит коррекция процесса преобразования на +4 единицы.

При О, Uc, — 0 импульс х кроме установки в ециницу четвертого

55 разряда (при этом число в регистре увеличивается на+2 единицы), через элемент

14 проходит на счетный вход вычитания второго разряда, чем укченьщается числа

68 6 в регистре на -8 единиц. В результате число в регистре уменьшается +2 — 8-6 единиц. Таким образом происходит коррекция процесса преобразования на -4 ециницы.

Аналогично импульсом Х< может быть проведена коррекция на+2 единицы мл. рьзряда. Импульсом Х, число в регистре может быть изменено на единицу в сторону увеличения через элемент 21 и в сторону уменьшения через элемент 22, Использование предлагаемого устройства позволит при высоком быстродействии упростить известное устройство, исключив из него наиболее сложные узлы, такие, как цифровой сумматор, аналоговый сумматор, блок контрольных напряжений. формула изoбретения

Аналого-цифровой преобразователь с коррекцией динамиче ских погрешностей, содержащий первый б,пок сравнения, один вход которого соединен с шиной входного сигнала и первыми входами второго и третьего блоков сравнения, второй вход первого б.пока сравнения соединен с пер.выми входами блоков суммирования и вычитания напряжений и с выходом основного преобразователя коц-напряжение, ВТорой вход второго блока сравнения соединен с выходом блока суммирования; а второй вход третьего блока сравнения соединен с выходом блока вычитания напряжений, вторые входы блоков суммирования и вычитания соединены с выходом вспомогательного преобрьзов ателя код-напряжение, выход генератора тактовых импульсов соединен со входом распределителя тактовых импульсов, от ли чающ и и ся тем, что, с целью упрощения работы устройства при сохранении высокого быстродействия, в него дополнительно введены инвесторы, регистр, элементы И, причем вход первого инвертора соединен с выходом второго бпока сравнения, а его выход соеди- . нен с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И соединен с первыми входами четвертого и восьмого элементов И, с первым входом вспомогательного преобразователя код-напряжение, с ециничным входом четвертого разряда регистра и с третьим выходом распределителя тактовых импульсов, второй вход второго элемента

И соединен с первыми входами пятого и девятого элементов И, с вторым входом вспомогательного преобразователя кодИсточники информации, п ринятые в о в ним ание и ри эк спе ртизе

1. Авторское свидетельство СССР

N;. 324705, кл, Н 03 К 13/17, 25.11.12.

2. Авторское свидетельство СССР

439913.. кл, Н 03 К 13/17, 21.03.75.

7 "7449 напряжение, с четвертым выходом распределителя тактовых импульсов и с единичным входом пятого разряда регистра, второй вход третьего элемента И соединен с первым входом десятого элемента И и с пятым выходом распределителя тактовых импульсов, выход третьего блока сравнения соединен с входом второго инвертора и с вторыми входами четвертого и пятого элементов И, выход второго инвертора соеди- >О иен с вторыми входами восьмого и девятого элементов И, выход первого блока сравнения соединен с первыми входами шестого и седьмого элементов И, с третьими входами восьмого и девятого эпементов И и с вторым входом десятого элемента И, третий вход вспомогательного преобразователя код-напряжение соединен с единичным входом первого разряда регистра и с нулевым выходом распределителя такто-9bIx импульоов Вто рой вход ше(-того эле-= мента И соединен с первым выходо;" распределителя тактовых импульсов и с единичным входом второго разряда регистра, второй вход седьмого элемента И соеди-25 нен со вторым выходом распределителя тактовых импульсов и с единичным входом третьего разряда регистра, нулевой вход первого разряда регистра соединен с вы68 8 ходом шестого элемента И, нулевой вход второго разряда регистра соединен с выходом седьмого элемента И, счетный вход вычитания второго разряда регистра соединен с выходом четвертого э,пемента И, счетный вход сложения третьего разряда регистра соединен с выходом первого элемента И, а счетный вход вычитания — с выходом пятого элемента И, нулевой вход третьего разряда регистра соединен с выходом восьмого элемента И, счетный вход сложения четвертого разряда соединен с выходом второго элемента И, нулевой вход четвертого разряда регистра соединен с выходом девятого элемента И, счетный вход пятого разряда регистра соединен с выходом третьего элемента И, нулевой вход пятого разряда регистра соединен с выходом десятого элемента И, с первого io пятый выходы регистра соединены соответственно с входами основного преобразователя код-напряжение.

ЦНИИПИ Заказ 36 82/1 5 Тираж 99 5 Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, "4