Многоканальный интерполятор для программного управления многокоординатным станком

Многоканальный интерполятор для программного управления многокоординатным станком

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистичесиик

Республик ()746429 с (61) Дополнительное к авт. сеид-ву (22) Заявлено 060478 (21) 2601.567/18-24

С присоединением заявки ¹ (23) Пр и ор итет

Опубликовано 0707.80.Бюллетень ¹ 25

Дата опубликования описаиия 070780

I G 05 В 19/y8

Государствеииый комятет

СССР ио делам изобретений и открытий

Ж) Удк 621.503.55 (088 .8) (72) Авторы изобретения

В. Г . Жуковский; И.А. Калинин, В. И. Савинов, Л. P. Султанова, В,С .Дворцов и М. Н. Эапруднов (71) Заявитель (54) МНОГОКАНАЛЬНЫЙ ИНТЕРПОЛЯТОР ДЛЯ ПРОГРАММНОГО

УПРАВЛЕНИЯ МНОГОКООРДИНАТНЫМ СТАНКОМ

Изобретение относится к вычислительной технике и предназначено для использования в качестве системы программного управления намоточными или металлорежущими станками. 5

Известна система программного управления станком, содержащая накопи-;, тель с внешним и внутренним интерполяторами, причем вычислительный про- 10 цесс разделен между обоими интерполяторами таким образом, что во внутреннем интерполяторе вычисляются данные грубо распределенных опорных точек траектории движения инструмента, а более простой внешний интерполятор выводит из памяти информацию об опорных точках и вычисляет дополнительные промежуточные данные, используемые для управления приводами (1). 20

Недостатком подобных. систем является большой объем промежуточных данных, выдаваемых процессором во внешний интерполятор, что приводит к ее большой загрузке. 25

Наиболее близкой к предлагаемому изобретению является импульсная интерполяционная система, содержащая вычислительную машину (ЭВМ), регистр схемы генерации. импульсов, выход кото- 0.рого связан с первым входом скоростного умножителя, а вход — с ЭВМ, выход генератора через делитель частоты подключен Ко второму входу скоростного умножителя, выход последнего подключен к первым входам элемента И, первый счетчик, соединенный с блоком инверсной перезаписи, выход которого подключен ко второму входу элемента

И, выход элемента И через блок усреднения подключен к кольцевому счетчику1 аналогично для второй координаты— выход элемента И связан со входом блока усреднения и вторым входом второго счетчика, а выход блока усреднения— со вторым кольцевым счетчиком, выход первого счетчика подключен к первым входам элемента И первой координаты и элемента И, общего для обоих координат, а выход второго счетчика соедийен с первым входом элемента И второй координаты и вторым входом общего элемента И, третий вход которого связан с прямым выходом триггера, обратный выход которого связан со вторыми входами элемента -И первой и второй координат и с третьим входом общего, элемента И,вход триггера связан с выходом ЭВМ, а выходы последних трех элементов И связаны со входом 3BM)2).746429

Однако при построении системы воспроизведение приращений по координатам внутри грубо распределенных опорных точек заканчивается не одновременно, что требует для повышения точности работы применения специальных усреднителей, усложняющих систему.

Цель изобретения — расширение области применения системы.

Это достигается тем, что в многоканальный интерполятор для программного управления многокоординатйым станком, содержащий. управляемый делитель частоты, управляющий вход которого подсоединен к первому выходу регистра, информационный вход — к выходу генератора импульсов, а выход — ко входу фиксированного делителя частоты, первый элемент ИЛИ, подключенный выходом ко входу вычислителя, в каждом канале интерполяции блок инверсной перезаписи информации, пер- 20 вый вход которого соедичен с соответствующим выходом регистра, а выход— с первым входом счетчика, выходы вычислителя подключены ко входам генератора импульсов и регистра, введены 25 дешифратор, второй и третий элементы

ИЛИ и четыре элемента И, причем вход дешифратора соединен с соответствующим выходом регистра, первый выход— с первыми входами первого и второго элементов И, а второй выход — С первым входом третьего и четвертого элемента И, вторые входи первого и третьего элемента И, соединены с выходом счетчика, второй вход второго элемента И вЂ” с выходом управляемого Я делителя частоты, второй вход четвертого элемента И вЂ с выходом фиксированного делителя частоты, выход первого элемента И соединен со стробирующим входом блока инверсной ин- @ формации и с первым входом третьего элемента ИЛИ, выход второго элемента

И соединен с первым входом второГо элемента ИЛИ, выход третьего элемента И вЂ” с первым входом первого элемента HJIH выход четвертого элемента 45

И вЂ” со вторыми входами второго и третьего элементов„ ИЛИ, выход второго элемента ИЛИ подключен к счетному входу счетчика а выход третьего элемента

ИЛИ. является выходом соответствующего 50 канала интерполяции.

Блок-схема интерполятора представ.лена на чертеже.

Интерполятор содержит оперативное запоминающее устройство (ОЗУ) 1, сое- 55 диненное с процессором 2, интерфейс ввода-ааеора 3, первый элемент ИЛИ 4, регистр 5, генератор 6 импульсов, управляемый делитель 7 частоты, фиксированйый делитель 8 частоты, блок 9 инверсной перезаписи,информации, счет-Ж чик 10, третий элемент ИЛИ 11, первый элемент И 12, дешифратор 13, второй элемент ИЛИ и третий 15, второй 16 .и четвертый 17 элементы И, выходы 19-2) в другие каналы интерполяции 22 и 65 вход 23, соединенный через управляемый делитель 7 частоты с фиксированным де- лителем 8 частоты, выходы которых являются шинами 19 и 20, общими для всех каналов интерполяции, Один канал интерполяции 22 содержит блок 9 ин версной перезаписи информации, соединенный со счетчиком 10, дешифраторбм

13, первым входом третьего элемента

ИЛИ 11 и выходом первого элемента И 12.

Счетный вход счетчика 10 соединен с выходом второго элемента ИЛИ 14, счетный выход — со вторыми входами первого элемента И 12 и третьего элемента И 15, а первый и второй выходы дешифратора 13 соединены с первыми входами соответственно первого элемента

И 12 и второго элемента И 16, третьегс элемента И 15 и четвертого элемента И

17, причем вторые входы .второго и четвертого элементов И соединены соответственно с выходом управляемого делителя 7 и выходом фиксированного делителя

8,которые являются общими для соответствующих элементов всех каналов ин-: терполяции. Выход третьего элемента

И 15 соединен с первым входом элемента ИЛИ 4, другие входы 23 которого соединены с выходами соответствую- щих элементов И других каналов, выход второго элемента И 16 соединен с первым входом второго элемента

ИЛИ 14, а выходы первого и четвертого элеме lroB И соединены соответственно с первым : вторым входами элемента ИЛИ 11, выход которого является выходом 18 соответствующего канала интерполяции. Выход 21 регистра 5 соединяется с аналогичными блоками 22 интерполяции по другим каналам. ОЗУ 1, процессор 2 и интерфейс 3 образуют вычислитель.

Известен принцип построения предлагаемого интерполирующего блока 22, В предлагаемой системе программного управления можно использовать многокоординатные станки, причем увеличение числа управляемых координат при-, водит только к соответствующему увеличению числа однотипных блоков И не изменяет структуры систем, не усложняет схему И,не изменяет характер функционирования системы. Более того, упрощается процесс подготовки исходной информации, поскольку отпадает необходимость введения в программоноситель таких второстепенных параметров, как признак коммутации выходов, величина отношения большего приращения к меньшим. В предлагаемой системе для всех управляемых коорди- . нат указывается только величина приращения в кадре и число, пропорциональное времени отработки приращений по всем координатам.

Интерполятор работает следующим образом.

По сигналам процессора 2 управляющие программы, хпанящиеся в ОЗУ1 в

746429 виде отдельных кадров последовательно поступают на обработку в процессор. Цель обработки — разбиение в процессоре воспроизведения програм- мы кадров, имеющих максимальное приращение пб всем управляющим координа- 5 там до 9999 импульсов, на миникадры, с максимальным приращением в них не более 2 импульсов (n — разрядность миникадра по одной координате), например, 7 или 15 импульсов к передаче их в интерфейс 3. Этим достигается увеличение выходной частоты следования управляющих сигналов на выходе системы, а следовательно, и точности воспроизведения программы при ограниченном быстродействии про15 цессора, а также . упрощается оборудование, установленное непосредственно у станка, поскольку основную часть функции интерполирования выполняет п роц ессор.

2О

В полученных в результате разбиения миникадрах ука зыв аетс я пе ремещение по всем координатам и время перемещения, которое является общим для всех управляемых координат. Построение канала интерполяции 22 на делителях дает возможность исключить усреднители и добиться максимальной точности воспроизведения программы путем обеспечения равномер- 3Q ного следования декодированных импульсов по всем координатам на выходах каналов интерполяции 22.

С .этой целью после разбиения кадра программы на миникадры, в процессе 35 подготовки информации для выдачи в интерфейс, отыскивается координата с максимальным приращением в миникадре и определяется отношение найденного максимального приращения ко 4р всем остальным приращениям в миникадре. Найденные отношения умножаются на масштабный коэффициент g,где 9— основание системы счисления (в данном случае g = 2), n — число разрядов в миникадре по одной координате, например n=-3, Таким образом, еслиЬХ

Ьу, ...,62 приращения в обрабатываемом миникадре по координатам соответственно X,у. ..,,Х и, например, если ьХ является в данном мини- 5О кадре максимальной величиной, то для остальных координат отыскивается следующие в еличин ы:

Введение масштаб ного коэффициента, равного g, обеспечивает выполнение, интерполяции при дробных значениях отношений "— х,... ф-", в связи с этим, отведенное число разрядов в интерфей- 60 се 3 и регистре 5 для одной координа - ты равно удвоенной величине п. Из подготовленных таким образом .в процессоре 2 величин Ь)(, h$,... 67, вычитается единица для упрощения полу- 65 чения из этих величин в дальнейшем дополнительного кода, в котором работают блоки интерполяции в этом случае дополнйтельный,код получается простым инвертированием прямого) .

Таким образом процессор 2 через интерфейс 3 передает в регистр 5 код, определяющий время отработки миникадра и величины (hX-1);(AV-<) фЛ-1) . Из регистра 5 код времени передается в управляемый делитель 7 и с помощью генератора 6 и делителя

8, имеющего фиксированный коэффициент деления g", преобразуется в частоту следования импульсов обработки миникадра, которые поступают на входы элементов И 16 и 17 всех каналов интерполяции 22 (шины 19 и 20).

Однотипные каналы интерполяции 22 в обоих случаях преобразуют полученную информацию в заданное число импульсов, равномерно распределенных во времени.

Определение и настройка канала интерполяции 22 на один из двух возможных. режимов работы (преобразование по координате с максимальным приращением или по координате с приращением мень ше максимального) вьвчолняет дешифратор

13 и элементы И 12, 15, 16 и 17. Этим достигается построение универсального канала интерполяции 22, исключение узла коммутации выходов и сокращение, за счет исключения приказа коммутации координат, объема информации, переда-. ваемой иэ процессора при сохранении высокой точности управления.

Рассмотрим работу канала интерполяции 22 при преобразовании максимального приращения в миникадре (в нашем случае по координате Х) . После передачи информации .в регистр 5, в счетчик 10 через блок 9 заносятся дополнительный код величины hx. Дополни.тельный код величины, являющейся максимальной среди подлежащих обработке, характеризуется отсутствием нулей в старших (из 2 n) разрядах, так как максимальное приращение в процессоре .не умножается на масштабный коэффициент g {например, если по координате Х необходимо отработать 6 импульсов, то при п=3 код в регистре импульсов, то при п--3 код в регистре 5 име- . ет вид 101(100; для.q5 импульсов— (001000р для 4 — 110000 и т.д.) .Де-,. шифратор 13, включенный íà a bgj.регистра 5 по соответствующей координате открывает в рассматриваемом случае) элементы И 15 и17. Импульсы обработки миникадра, вырабатываемые по разрешающему сигналу из интерфейса 3 генератором 6, совместно с делителями 7 и 8 поступают на выходы 19 и 20, причем иа выходе 19 частота сигналов равна f ° gg а на выходе 20 она уменьшается в g" раэ делителем 8, Импульсы,появившиеся на выходе 20 через элемент И 17 проходят на входы r46429 элементов ИЛИ 14 и 11. С выхода элемента ИЛИ 14 они проходят на счетный вход счетчика 10, а с элемента ИЛИ 11 поступают с выхода 18 на вход следующей системы данной координаты, С приходом на: вход счетчика 10 числа импульсов, рав- ного Дх, он переходит в нулевое состояние и на выходе появляется сигнал, свидетельствующий об отрабОтке заданного числа импульсов . За это время1на П выходе делителя 7 появляется hx импульсов, т,е. для дх=5 число импуль сов равно 40, Сигнал переполнения счетчика 10 поступает на вход элемента И

15, открытого дешифратором 13, и далее на один из входов элемента ИЛИ 4, на который поступают сигналы конца от- 5 работки миникадра со всех управляемых координат. Сигнал с выхода элемента ИЛИ

4 поступает в интерфейс 3 и является сигналом конца отработки миникадра.

По этому сигналу снимется сигнал раз- 20 решения работы генератора 6 и посылается новая информация в регистр 5.

За время отработки ДХ сигналов по координате Х с максимальным приращением происходит отработка заданных приращений ДУ, i h2 по остальным координатам Y Z.

Рассмотри л получение P Y сигналов по координате Y. В этом случае дешифратором 13 открываются элементы И 12 и

16,поскольку в хотя бы одном из них старших разрядов регистра 5 на координате. нули (например, если Ду =4 то при ДХ =5, í= (Дg-<)=„ . 2 - ) =9, соответствующий код имеет вид 100100, если ЬЧ =1то,(ЬМ-3)=39, код 111001) .

При АУ=О (код 111111) дешифратор

13 блокирует работу элемЕнтов И 12, 15, 16, 17. Импульсы, появляющиеся на шине 19, через элемент И 16 проходят 40 на вход элемента ИЛИ 14 и далее, на счетный вход счетчика 10, в котором в начале отработки миникадра установлен обратный код величины (Д (— (), т.е. для ду=4 — код 011011, для Д = g$ код 000110. В моменты, когда число импульсов, поступающих на вход счет-. чика 10 становится равным Ь JJ (соответственно 10 и 40), счетчик 10 переводится в нулевое положенйе. Таким об- о разом, величины Д (,..., Ь2 являются коэффициентами деления, поэтому при Ь g =30 каждый десятый импульс на входе счетчика 10 проходит на его выход. Импульсы, появившиеся на выхо-,, де счетчика 10, поступают на вход эле-: мента И 12 и далее. через элемент ИЛИ

11 с выхода 18 на вход следящий системы по координате У, а также подаются на стрсбирующий вход блока 9, который восстанавливает обратный код регистра 5 по координате У, т,е. величину (Ь 9 — 1 ) в счетчике 10.

Этот процесс повторяется во время отработки scex импульсов по координате .с максимальным приращением, т.е. по 65 координате Х, а поскольку она быча отработана за 40 импульсов на выходе делителя 7, то при коэффициенте деления по координате Y равном 10, за это время отрабатывается 4 импульса (для hg =- f,,коэффициент 40 и на выходе присутствует 1 импульс). При этом периодичность формирования импульсов на вЫходе счетчика 10 обеспечивает равномерность их распределения во времени. По другим координатам канал интерполяции 22 работает аналогично, причем при равенстве максимальных приращений по нескольким координатам, все они обрабатыВаются по алгоритму обработки координаты с максимальным при ращен и ем.

Таким образом, предлагаемая система обладает существенным технико- экономическим эффектом, заключающимся в повышении точности воспроизведения программ системой при высокой скорости ее отработки по всем управляемым координатам. формула изобретения

Многоканальный интерполятор для про-. граммного управления многокоординатным станком, содержащий управляемый делитель частоты, управляющий вход которого подсоединен к первому выходу регистра, информационный вход— к выходу генератора импульсов,. а выход — ко входу фиксированного делителя частоты, первый элемент ИЛИ, подключенный выходом ко входу вычислителя, и в каждом канале интерполяции блок инверсной перезаписи информации, первый вход которого соединен с соответствующим выходом регистра, а выход — с первыМ входом счетчика, причем выходы вычислителя подключены ко входам генератора импульсов и регистра, отличающийся тем, что,с целью расширения области применения устройства,в нем в каждый канал интерполяции введены дешифратор, второй и третий элементы ИЛИ и четыре элемента И, причем вход дешифратора соединен соответствующим выходом регистра, первый выход — с первыми входами первого и второго элементов И, а второй выход - с первым входом третьего и четвертого элемента И, вторые входы первого и третьего элемента И соединены с выходом счетчика, второй вход второго элемента И вЂ” с выходом управляемого дЕлителя частоты, второй вход четвертого элемента И вЂ” с выходом фиксированного делителя частоты, выход первого элемента И соединен со стробирующим входом блока инверсной перезаписи информациии с первым входом третьего элемента ИЛИ, выход второго элеМента

И соединен с первым входом второго

746429

Составитель В. Судзиловский

Редактор А.Алексеенко Техред И.йсталош Коррктор М Шароши

Заказ 4102/16 Тирам 956 Подписное

ЦНИИПИ Государственн го комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Уагород, ул. Проектная, 4 элемента ИЛИ, выход третьего элемента И вЂ” с первым входом первого элемента ИЛИ,выход четвертого элемента

И вЂ” со вторыми входами второго и третьего элементов ИЛИ, выход второго элемента ИЛИ подключен к счетному входу счетчика.

Источники информации, принятые во внимание при экспертизе.

1. Патент ФРГ 9152595, кл. G 05 В

19/18, опублик. 1974.

2. Патент СНА 9 3794900, кл.

340-172.5, опублик. 1974 (прототип) .