Устройство для вычисления функции у=х

Устройство для вычисления функции у=х

Иллюстрации

Показать все

Реферат

 

О П И С А- -№И

ИЗОБРЕТЕН И

-ас . с Оювиан пвтв3н, к

Союз Советских

Социалистических

Республик

i746544

К АВТОРСКОМУ СВИДЕТЕЛЬСТ (6! ) Дополнительное к авт. свид-ву

l)M. Кл.

G 06 F 15/34 (22) Заявлено 17.04,78(2! ) 2637106/1 с присоелинением заявки М

Государственный комитет (23) Приоритет

Опубликовано 07.07.80. Бюллетень по делан изобретений н открытий

) УДК 681.3 (088.8) Дата опубликования описания 10,0

Р, К. Хайретдинов, Ю. Н. Евлах и Н. И, Якубовская (72) А вторы изобретения (7!) Заявитель

4 (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ У= "

Изобретение относится к вычислитель ной технике и автоматике, может найти широкое применение в быстродействующих высокоточных автоматизированных вычислительных комплексах, например, при решении задач навигации.

Известно устройство (1), содержащее регистр, блок памяти, блок вычисления интерполяционных коэффициентов и сумматор, позволяющее вычислять функцию !

О у Fi

К недостаткам известного устройства следует отнести большой объем блока памяти и низкую точность вычисления.

Г» l5

Известно! также устройство Я, содержащее регистр, блок памяти, блок вычисления .интерполяционных поправок и сумматор.

Известное устройство позволяет получить высокое быстродействие, так как основная часть значения функции -xk выбирается с помощью управляющей части кода Х, поступающей из входного б

2 регистра. Интерполяционная поправка вычисляется в соответствующем одноименном блоке, а в сумматоре суммируется с основным значением функции. Однако такое устройство преобразования функции У=Х4 имеет низкую точность преобразования.

Целью изобретения является повышение точности вычисленйя функции, у-х

Поставленная цель достигается тем, что в устройство, содержащее регистр, блок памяти, блок вычисления интерполяционных поправок и сумматор, введены два сдвигателя и распределитель, при этом первый вход первого сдвигателя подключен к выходу регистра и входу распределителя, в второй — к первому выходу распределителя; второй выход которого соединен с первым входом второго сдвигателя, первый соединен с первым входом второго сдвига теля, первый выход первого сдвигателя го

3, 7465 соединен с первым входом блока памяти, I а второй — с первым входом блока вычисления интерполяционных поправок и вторым входом блока памяти, первый вход которого подключен к второму вхо5 ду блока интерполяционных поправок, вы ход которого подключен к первому входу сумматора, второй вход которого подключен к второму выходу блока памяти, а выход сумматора — к второму входу щ второго сдвигателя, выход которого является выходом устройство.

На чертеже представлена блок-схема устройства.

Устройство содержит регистр 1, блок 2 памяти, блок 3 вычисления интерполяционных поправок, сумматор 4, первый 5 и второй 6 сдвигатели, распределитель 7.

Устройство работает следующим1 образом.

Входной код аргумента зайоминается в регистре 1. С выхода регистра он поступает на распределитель 7, где осуществляется его анализ. Если величина кода больше значения Х „ /2, то и код непосредственно без сдвига проходит на входы блока памяти и блока вычисления интерполяционных поправок. Полученные табличные значения функции и интерполяционная поправка суммируются в сумматоре 4 и также без сдвига проходят на выход устройства.

В случае, если значение кода аргумента будет равно или меньше Х „/2 тЬ из распределителя поступает команда: в сдвигатель 5 произвести сдвиг кода х влево на m разрядов, а в сдвигателе 6 на гй разрядов вправо. Остальные узлы (блок памяти, блок вычисления ййтерполяционных поправок и сумматор функционируют как и в предыдущем случае.

Введенный сдвигатель 5 осуществляе

". операцию умножения кода аргумента х на величину 2 п, где rn -величина

"--сдвига; что переводит код аргумента в область малых ошибок функционального преобразования. С помощью блока памяти, блока вычисления интерполяционных

44 ф

1поправок и сумматора осуществляется преобразование кода 2 в код функции

ll т !

У =2. Х с

Введенный сдвигатель 6 выполняет

Ю 4 операцию умножения кода функции у =2 К с .на величину 2, что и позволяет получить значение у-х4 . Управление работой сдвигателей осуществляется распределителем 7.

Объем введенного оборудования (два сдвигателя и распределитель) не превысит 19% от оборудования прототипа.

Формула изобретения

Устройство для вычисления функции у=х, содержащее регистр, блок памяти, блок вычисления интерполяционных поправок и сумматор, причем вход регистра является входом устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности введены два.сдвигателя и распределитель, при этом первый вход первого сдвигателя подключен к выходу регистра и входу распределителя, а второй — к первому выходу распределителя, второй выход которого соединен с первым входом второго сдвигателя, первый выход первого сдвигателя соединен с первым входом блока памяти, а второй — с первым входом блока вычисления интерполяционных поправок и вторым входом блока памяти, первый выход zo- торого подключен к второму входу блока интерполяционных поправок, выход которого подключен к первому входу сумматора, второй вход которого подключен к второму выходу блока памяти, а выход сумматора — к второму входу второго сдвигателя, выход которого является выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Смолов B. Б., Фомичев В. С.

Аналого-цифровыр и цифроаналоговые нелинеййые вычислительные устройства, Л., Энергия, 1974, рис. 5-2;

2. Авторское свидетельство СССР

Мо 413502, кл. Q 06 F 7/38, 1974.

949/39 п ясное тент", ектная,4