Устройство для отображения графической информации на экране электронно-лучевой трубки

Устройство для отображения графической информации на экране электронно-лучевой трубки

Иллюстрации

Показать все

Реферат

 

Союз Советскин

Социапистическик

Республик (i ii746619

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свнд-ву— (22)Заявлено 05.12,77 (21) 2551254/18-24 (5! )М. Кл.

G 06 К 15/20 с присоединением заявки №

Гасударстеенный комитет

СССР (23) Приоритет—

Опубликовано 07.07.80. бюллетень № 25 йе делам изобретений н отнрытнй (53) УДК 681,327..12(088.8) Дата опубликования описания 10.07.80

А. В. Воскресенский и Л. В. Полякова (72) Авторы изобретения (7l3 Заявитель (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ

ИНФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННОЛУЧЕВОЙ

ТРУБКИ

Устройство относится к области вы-, числительной техники и может быть ис-,; пользовано в системах отображения циф- ровой информации в графической форме.

Известно устройство для отображения цифровых данных в форме графиков, использующее растровый способ формирова ния Изображения, в котором отображение графика осуществляется путем последовательного считывания значений кодов всех ординат графика на ЗУ и высвечивания необходимой ординаты в момент ра венства кода счетчика строк растра и кода ординаты графика (lj.

Недостатком этого устройства являет-. ся узкая область его применения.

Наиболее близким техническим реше- нием к изобретению является воспроизводящее устройство на ЭЛТ, содержащее

ЭЛТ, формирователь сигналов синхронизации, счетчик строк растра, формирователь сигналов последовательного считывания кодов ординат графика, блок памяти, блок сравнения и формирователь сигналов яркостных отметок (2$.

Недостатком этого устройства является узкая область его применения, обусловленная тем, что количество отображаемых ординат графика ограничивается быстродействием элементов электрических схем блоков памяти и сравнения.

Целью изобретения является расширение области применения за счет увеличения количества отображаемых ординат без повышения требований к увеличению быстродействия элементов электрических схем блоков памяти и сравнения.

Поставленная цель достигается тем, что устройство, содержащее блок памяти, ,выход которого соединен с первым вхо дом блока сравнения, второй вход которого соединен с выходом счетчика, видеоусилитель, выход которого соединен с модулятором ЭЛТ, отклоняющая система которой соединена с первым выходом бло ка синхронизации, второй выход которого подключен к входу счетчика, а третийфР

3 7466 ко входу формирователя импульсов, вве-. дены блок задержки, дополнительные блоки сравнения и коммутатор, выход кото- рого соединен с входом видеоусилителя.

Управляющий вкод коммутатора подключен к четвертому выходу блока,синкронизации, а информационные входы - K соответству-, ющим выходам блока сравнения и дополнительнык блоков сравнения, первые входы которых подключены к выходу счетчика и ко второму. входу блока сравнения. Вторые входы дополнительных блоков сравнения соединены с соответствующими выходами блока памяти, входы которого подключены к соответствующим выкодам блока задержки, вход которого соединен с выходом формирователя им пульсов.

На фиг. 1 дана структурная схема устройства; на фиг, 2 - временная диаграмма его работы.

Устройство отображения информации на экране ЭЛТ содержит блок синхрони- зации 1, счетчик 2, формирователь импульсов 3, ЭЛТ 4, блок задержки 5, блок памяти 6, блок сравнения 7, дополнительные блоки сравнения 7 — 7, коммутатор 8 и видеоусилитель 9.

Блок памяти 6 содержит И ячеек (где )К - число ординат, отображаемых устройством) разделен на К автономных зон, каждая иэ которых содержит М/ Кячеек. Порядок размещения кодов отоб- ражаемых ординат в ячейках ЗУ следующий: ордината 1 записывается в ячейке у

1 зоны 1; ордината 2 - в ячейке 1 зо-, ны 2; ордината К в ячейке 1 зоны К; ордината К + 1 - в ячейке 2 зоны 1; ордината К + 2 - в ячейке 2 эоны 2; ордината и - в ячейке и /K зоны K. При 4р атом каждая зона снабжена считываю.щим входом и сигнальным (кодовым) выходом.

Устройство работает следующим образом.

Блок синхронизации вырабатйвает сиг

1 налы, синкронизирующие строчную и кадровую развертки ЭЛТ 4, что обеспечивает получение на ее экране линейного те левизионного растра. Направление строчной развертки растра совпадает с осью . абсцисс, а направление кадровой разверг- ки - с осью ординат прямоугольной сис. темы коордывт. Одновременно блок син-, хронизации 1 вырабатывает сигналя пе- рекпючения счетчика 2 строк растрв, код которого однозначно определяет положе аие на экране ЭЛТ 4 строки растра фор19 4 мируемой в данный момент времени. Во время формирования каждой строки раст« ра (Тс р, фиг. 2) формирователь импульсов 3 по сигналам блока синхронизации.

1 вырабатывает сигналы (а, фиг. 2) последовательного считывания кодов ординат графика. Количество этих сигналов (например, кодовых комбинаций) равно количеству запоминвющнх ячеек И /К одной автономной эрны ЗУ. Сигналы считывания с выхода формирователя импульl сов 3 поступают на вход блока задержки 5, на выходах которого вырабатывают« ся группы сигналов (б бэ, фиг. 2}. сдвинутые один относительно другого.на 1/К длительности одного сигнала считывания.

Эти сигналы считывают иэ автономных ° зон блока памяти записанные указанным выше способом коды ординат графика в последовательности: З.-я ячейка зоны 1, 1-я ячейка эоны 2, ..., 1 я ячейка зоны К, 2-я ячейка зоны 1, 2-я ячейка . зоны, 2> . ., И/К ячейка зоны К. При этом на сигнальных выходах автономных эой блока памяти последовательно формируются сигналы (t E y фиг.2) кодов всех ординат графика, которые также сдвинуты один относительно другого на 1/К длительности одйого сигнала. Эти сигналы поступают на Моды блоков сравнения

7 - 7, которые сравнивают коды ординат графика с кодом счетчика 2.

При равенстве кодов ординат графика коду счетчика 2 на выходах блоков срав кения 7 - 7 формируются сигналы („- 2,,- фиг. 2), которые поступают нв ,информационные входы коммутаторов.

В связи с конечным быстродействием элементов блоков сравнения 7 - 7 и

К бпока памяти 6 сигналы на выходах зон и блоков сравнения нарастают и спадают; за время обратно пропорциональное быстродействию указанных алементов.

В интервалы времени, соответствующие установившимся значениям сигналов на выходах блоков сравнения, коммутатор 8, управляемый сигналами (Э, фиг.

2) с четвертого выхода блока синхронизации 1, последовательно и циклически („-,,Е„-Е,,.... ф . 2) подииочвет выходы блоков сравнения 7 - 7 к входу видеоусилитэля 9. ЙлительнОсть этого подключения равна 1/K длитель ности сигйвлв считывания, длительность цйкла подключения равна длительности атого сигнала, & число tlHKJIos подключенйя за время формирования одной строки растра равно числу ячеек одной .зоны ЗУ. изобретения

Формула

Устройство для отображения. графической информации на экране электроннолу 20 чевой трубки, содержащее блок памяти, выход которого соединен с первым входом блока сравнения, второй вход которого соединен с выходом счетчика, видеоусилитель, выход которого соединен с мо- 5 дулятором ЭЛТ„отклоняющая система- которой соединена с первым выходом блока синкр низации, второй выход которого

5 7466

С выхода формирователя 9 сигналы поступают на ЭЛТ 4, луч которой созда» ет на экране яркостные отметки ординат графика.

Так как сигналы на выходах зон блока памяти 6 и блоков сравнения 7 7 формируются со скоростями; в К раз меньшими, чем скорость их выдачи на видеоусилитель 9, предлагаемое устройство для отображения графиков обеспечи- <0 вает при ограниченном быстродействии элементов электрической схемы блоков памяти и сравнения увеличение числа отображаемых ординат графика в К раз.

19 . 6 подключен к входу счетчика, а третий выход - к входу формирователя импульсов, о т л и ч а ю щ р е с я тем, что, с целью расширения области применения устройства за.счет увеличения отобража,емых ординат, оно содержит блок задержки, дополнительные блоки сравнения и коммутатор, выход которого соединен с входом видеоусилителя, управляющий вход коммутатора подключен к четвертому выходу блока синхронизации, а информацион» .ные входы - к соответствующим выходам блока сравнения и дополнительных блоков сравнения, первые входы которых подключены к выходу счетчика и второму входу блока сравнения, а вторые входы дополнительных блоков сравнения соединены о соответствующими выходами блока памяти, входы которого подключены к соответствующим вйходам блока задержки, вход которого соединен с выходом формирователя импульсов.

Источники информации, принятые во внимание при экспертизе

1. Патент Францйи Ж 2027207,: кл. G 06 К 15/20, опублик. 1970.

2. Патент Англии № 1300484 кл, Н 4 Т, опублик. 1972 (прототип}.

746619

Составитель С. Харламов

Редактор Л. Утехина ТехредЖ.Кастелевич Корректор Н. Стец:

Заказ 3953/42 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР но делам изобретений и открытия °

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4