Устройство для умножения двоичных чисел

Устройство для умножения двоичных чисел

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сокзз Советскик

Соцнвпнстическнх

Республик (li) 748411 (61) Дополнительное к авт. свил-ву (22) Заявлено 22.05.78 (21) 2618667/18 24 с прнсоелнненнем заявки ре (2;3 ) П рнорн гет

Опубликовано 15.07.80. Бюллетень М 26 (51) М. Кд.

Cj.06 F 7/39

Гоеудорствеиный комитет

СССР ао делам изобретений н открытий (53 ) УД К 68 1.325 (088.8) Дата опубликования описания 17,07.80 (72) Авторы изобретения

В. Л. Вопковыский и А. И. Попов

Рязанский радиотехнический институт (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к области вьтчйслительной техники и может быть использовано в арифметических устройствах специапизированных цифров ых вычислительных машин.

Известны устройства содержашие регистры множимого и множителя, схему формирования частичных произведений, блок суммирования частичных произведений. Умножение в таких устройствах на» чинается с младших разрядов множителя ll), t2)

Недостатком известных устройств является недостаточное быстродействие в связи с затратами времени на приведение двухрядного кода произведения.

Наиболее близким к изобретению является устройство для умножения двоичных чисел (3), содержащее сдвигаюшие регистры множимого и множителя, регистры поразрядных сумм и поразрядных переносов, блок формирования частичных произведений, блок поразрядного суммирования. Кроме этого в устройстве выход старшего разряда регистра множителя соединен с управляюшим входом блока формирования частичных произведений, информационный вход которого соединен с выходом регистра множимого, а выход с одним из входов блока поразрядного суммирова ния, два других входа которого соединены с выходами регистров поразрядных сумм и поразрядных переносов, а выходы — со входами этих регистров.

Умножение в данном устройстве осуше ствляется, начиная со старших разрядов мно жителя.

Это устройство имеет некоторое преимушество перед вышеупомянутыми устройствами, так как метод умножения со старших разрядов облегчает совмешение устройства умножения с устройством деления и позволяет одновременно с умножением выполнять суммирование.

Недостатком устройства является недостаточное быстродействие в связи с затратами времени на приведение двухрядного кода произведения.

Продолжение таблицы

5 6 7

О 1 О О

О

1 О 1

О

О 1 1 . О

1 1

О О

О 1

1 О

О

О

1 О 0 . 1

О

1 О

1 .О

1 О

l 1

О

О

1 1 О О

1 1 О 1

1 1 1 О

О

О

О

Елок поразрядного суммирования 3 состоящий иэ группы независимых одноразрядных сумматоров, число которых равно числу разрядов произведения, осущестипяет поразрядное сложение частичного произведения с содержимым регистров 4и 5.

Результат сложения записывается в эти регистры. Одновременно осуществляется сдвиг вправо содержимого регист- ра 1 и сдвиг влево содержимого регистров 6 и 7 на один разряд.

Описанная процедура повторяется и раз, где q — число разрщов множителя. В результате, в регистрах 4 и 5 получено в двухрядном коде произведение числа, записанного в регистр 1, на сумму. чисел„ записанных в исходном состоянии в регистрах 6 и 7.

При многократном умножении произведение из регистров 4 и 5 передается в регистры 6 и 7 соответственно. В следующем цикле умножения оно играет роль множителя.

В устройстве могут выполняться различные комбинации операций сложения и умножения чисел.

Например, если в исходном состоянии записать в регистры 1,4,5,6,7 числа А, B,Ñ,Д,E соответственно, то эа один цикл умножения будет выполнена операция

Ах(Д+Е) +B+C.

Данное устройство позволяет существенно сократить время выполнения.1 многократных умножений по сравнению с прото-! типом.

0

О О, О 0

О О 0 1

О 0 1 О

0 О 1 1

3 74841

Целью изобретения является повьпцение быстродействия устройства при выполнении многократных умножений.

Дпя достижения этой цели в устройство введены дополнительный регистр множитеЧ

5 ля и преобразователь кодов, причем выходы старших разрядов регистра множителл3 и дополнительного регистра множителя соединены со входами преобразователя кодов, выход преобразователя кодов соединен с l0 управляющим входом блока формирования частичных произведений, входы регистра множителя и дополнительного регистра множителя соединены с выходами регистров поразрядных сумм и поразрядных пь- 1S реносов соответственно.

Схема устройства приведена на чертеже. Устройство содержит сдвигающий вправо регистр миожимого 1, блок форми, рования частичных произведений 2, блок g0 поразрядного суммирования 3, регистры .йоразрядных сумм и поразрядных перено- сов 4 и 5, сдвигающие влево регистр множителя 6 и дополнительный регистр множителя 7, преобразователь кодов 8. 25

Работа устройства начинается с исходного состояния. В исходном состоянии в регистре 1 записано множимое, в регистрах 6 и 7 - два компонента (двухрядный код) множитель В регистрах множителя имеется ло одному дополнительному старшему разряду. В исходном состоянии в этих разрядах записан ноль.

B зависимости от комбинации двоичных цифр и старшей паре разрядов регистров

6 и 7, на выходе преобразователя 8 формируются сигналы С, С, С,, управляющие формированием частичнйх произведений, равных нулю, прямому коду множимого или его инверсному коду соответ- @ ственно.

Функционирование преобразователя описывается таблицей, в которой приведена зависимость выходных сигналов С, С, С> от комбинации входных сигналов с3, а, и в, в, соответствуюшях старшим парам разрядов регистров 6 и 7.

5 74841 1 6

В зависимости от кратности умножения ных переносов, а выходы - со входами и разрядности сомножителей этот выигрыш этих регистров о т л и ч а ю m е е с я составит оТ 10% до 20% при небольших тем, что, с целью повышения быстродейсчдополнительных затратах оборудования. вия, в устройство введены дополнительный

Кроме того, расширяются фуикциональ- > регистр множителя и преобразователь «оные возможности устройства по сравнению дов, причем выходы старших разрядов ре с аналогами. Предлагаемое устройство гистра множителя и дополнительного регипозволяет одновременно выполнять различ- стра множителя соединены сд входами .ные комбинации операций сложения и ум- преобразователя кодов, выход преобраэованожения чисел. <О.тепя кодов соединен с управляюшим входом блока формирования частичных произведений, входы регистра множителя и до-.

Ф о р м у JI а и з о б р е т е н и я,полнительного регистра множителя соединены с выходами регистров поразрядных сумм и поразрядных переносов соответс венно.. Устройство дпя умножения двоичных и чисел, содержашее сдвигаюшие регистры множимого и множителя, регистры поразрядных сумм и поразрядных переносов, блок формирования частичных произведений, блок поразрядного суммирования, причем 2п выход регистра множимого соединен со входом блока формирования частичных произведений, выход Которого соединен с од- ним из входов 6пока поразрядного суммирования, два других входа 6пока Поразряд- 25 ного суммирования соединены с выходами регистров поразрядных сумм и пораз ядИсточники информации, принятые во внимание при экспертизе

1. Йоброневский О. B.,è др. Справочник по ЭВИ, Киев, "Высшая школа, 1976, с. 54-57.

2. Авторское свидетельство СССР

34 357561 кл. 6 06 Р 7/39, 1970.

3. Карцев М. A. Арифметика цифровых машин. М, «Наука», 1969, с. 403-408 (прототип) .

ИПИ Заказ 4240/38 ираж 751 Подписное фиииал ППП Патент, r. Ужгород, ул Прое«тиая,4