Устройство для умножения двоичных чисел

Устройство для умножения двоичных чисел

Иллюстрации

Показать все

Реферат

 

ОП ИСАИИЕ

ИЗОБРЕТЕН ИЯ

< 748412

Союз Советски к

Социалистических

Респубпик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. саид-ву (51) M. Кл.

G 06 F 7/39

{22)Заявлено 30.05.78 (21) 2622996/18-24 с присоединением заявки №вЂ”

Гасударственный квмнтет

СССР (23) Приоритет

Опубликовано 15,07.80. Бюллетень ¹ 26 иа делам извбретеннй н открытий (53) УДК, 681.325 (088.8) Дата опубликования описания 17.07.80

/ (72) Автор изобретения

В. Л. Волковыский, А. И. Попов и И, А, Совкова

Рязанский радиотехнический институт (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ

ЧИСЕЛ

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах специализированных цифровых вычислительных машин.

Известны устройства для умножения двоичных чисел, содержашие регистры множимого и множителя, схему формирования частнчньсх произведений, блок по разрядного суммирования (1), 21

1О

Недостатком известных- устройств является недостаточное быстродействие в связи с затратами времени на приведение двухрядного кода произведения.

Наиболее близким аналогом является

15 устройство для умножения двоичных чисел, содержашее регистры множимого и множителя, регистры поразрядных сумм и поразрядных переносов, блок формирования частичных произведений, блок поразрядного суммирования частичных произведений.

Выход младших разрядов регистра множителя соединен с управляюшим входом блока формирования частичных произведений, 2 выход регистра множимого через блок формирования частичных произведений сое динен с одним иэ входов блока поразрядного суммирования, два других входа которого соединены соответственно с вьсходами регистров поразрядных сумм и переносов, а выходы — со входами этих регистров 13)

За счет включения в состав схемы формирования частичных произведений дополнительных цепей сдвига1и преобразования множимого, в каждом такте работы данного устройства выполняется умножение на два разряда множителя.

Недостатком данного устройства является недостаточное быстродействие в связи с затратами времени на приведение двухразрядного кода произведения.

Белью изобретения является увеличение быстродействия устройства при выполнении многократных умножений.

Для достижения этой цвпи в устройство введены дополнительный регистр множителя, сумматор и узел задержки, причем вы748422 ходы младших разрядов регистра множите. ля и дополнительного регистра множителя соединены соответственно с первым и вторым ьходами сумматора, первый выход которого через узел задержки соединен с

5 его третьим входом, а второй выход сое .динен с управляющим входом блока форми рования частичных произведений и со вхо дом старших разрядов регистра множителя, второй вход регистра множителя и вход дополнительного регистра множителя. соединены с выходами регистров поразрядных сумм и поразрядных переносов соответственно. Разрядность сумматора (один или два) определяется числом одновременно анализируемых разрядов множителя.

На чертеже представлена функциональ ная схема устройства.

Устройство содержит регистр множимого 1, блок формирования частичных произведений 2, блок поразрядного суммирования 3, регистр поразрядных сумм 4, регистр поразрядных переносов 5, регистры множителя 6 и 7, сумматор 8, узел задержки 9.

Умножение в устройстве производится, начиная с младших разрядов множителя. В исходном состоянии в регистре 1 записано множимое, в регистрах 6 и 7 две компененты (двухрядный код) множителя, регистры 4 и 5 — в нулевом состоянии. Младшие разряды двухрядного кода множителя подаются с регистров 6 и 7 на входы сумматора 8, где производится их суммирование.

Сумма с выхода сумматора 8 поступает на управляюший вход блока формирования частичных произведений 2, а перенос из старшего разряда сумматора 8 поступает на узел задержки 9, где задерживается на один такт и добавляется к младшему разряду сумматора 8. Блок формирования частичных произведений 2 формирует частичные произведения, равные нулю, множимому 5, удвоенному множимому или инверсному коду множимого (последние два значения возможны только при одновременном умножении на два разряда множителя) в зависимости от значения суммы сумматора 8.

Частичное произведение поступает йа блок поразрядного суммирования 3, где складывается со сдвинутым вправо на число одновременно анализируемых разрядов множителя содержимым регистров поразрядных сумм и поразрядных переносов 4 и 5. Результат сложения в двухрядном коде записывается в регистры 4 и 5.

Одновременно производится сдвиг вправо содержимого регистров 6 и 7 на число одновременно анализируемых разрядов множителя, а сумма с выхода сумматора 8 записывается в освободившиеся старшие разряды регистра 6, Описанная процедура повторяется до окончания анализа всех разрядов множителя. В результате в регистрах 4 и 5 сформирован двухрядный код произведения числа, записанного в регистре 1, на сумму чисел, первоначально записанных в регистрах 6 и 7, а в регистре 6 — сформирована сумма этих чисел.

При выполнении многократных умножений двухрядный код произведения из регистров 4 и 5 передается в регистры 6 и 7 соответственно и в следующем цикле умножения играет роль множителя.

Введение в устройство дополнительного регистра множимого, двоичного сумматора и урупа задержки позволяет сушественно сократить время выполнения многократных умножений и операций вид А х (В + С) по сравнению с прототипом.

В зависимости от кратности умножения, разрядности сомножителей и числа одновременно анапизируемых разрядов множителя этот выигрыш составляет от

10% до 30% при незначительных дополнительных затратах оборудования.

Формула изобретения

Устройство для умножения двоичных чисел, содержашее регистры множимого и множителя, регистры поразрядных сумм и поразрядных переносов, блок формирования частичных произведений, блок поразрядного суммирования, причем выход регистра множимого через блок формирования частичных произведений соединен с одним из входов блока поразрядного суммирования, два других ыода которого соединены соответственно с выходами регистров поразрядных сумм и поразрядных переносов, а выходы соответственно со входамя этих регистров, о т л и ч а ю m е е с я тем, что, с цепью повышения быстродействия, в него введены дополнитепьный регистр множителя, сумматор и узел задержки, причем выходы младших разрядов регистра множятепя и дополнительного регистра множителя соединены соответственно с первь М-и вторым входами сумматора, первый выход

5 748412 6 . которого через узел задержки соединен с . Источники информации, . его третьим входом, а второй выход сое- принятые во внимание при экспертизе динен с управляюшим входом блока форми- 1. Карцев M A. Арифметика цифровых рования частичных произведений и с вхо- g, Я., Наука, 1969, с. 403-408. дом старших разрядов регистра множийщй, > . 2. Доброневский О. В. и др, Справочник . вход регистра множитепя и вход дополни- по ЭВМ, Киев, Высшая школа, 1976, тельного регистра м эжителя соединены ° с. 54-57. с выходами регистров поразрядных, сумм 3, Авторское свидетельство СССР и поразрядных переносов соответсъ-. % 357561 кл. 9 06 Г 7/39, 1970 венно, (прото гип).

Составитель Н. Слюсарев

Редактор Н. Каменская Техред О. Андрейко Корректор В, Бутяга

Заказ 4240/36 Тираж 751 Подписное

11НИИПИ Государственного комитета CCCP по делам изобретений и открыгий

113035, Москва, Ж35, Раушская наб., д. 4/5

Филиал ППП Патекг, r. Ужгород, ул Проектная, 4