Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

oi>748413

Союз Советских

Социалистических

Реслублик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительно к авт. свид-ву— (22) Заявлено 030778 (21) 2640029/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15.07806юллетень Йо 26 (51)М. Кл.2

G 06 F 9/12

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681.325 (088.8) Дата опубликования описания 1507.80 (72) Авторь> изобретения

А.Г. Андрущенко, И.П. Барбаш, Г.Н. Тимонькин, С.H. Ткаченко, H.Ô Фомин и B.Ñ. Харченко (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике, в частности к устройствам управления 3ВМ.

Известно микропрограммное устройство управления, содержащее два запо5 . минающих блока, регистры адресов, элементы И (Ц, Недостатком .указанного .Устройства является сложность. f0

Наиболее близким к предлагаемому устройству bio технической сущности является микропрограммное устройство управления, содержащее триггер, элементы И, коммутатор, первЫй и 1 второй выходы которого подключены .ко входам первой и второй групп элеМентов, каждая из которых состоит из Последовательно соединенных регистра адресов и запоминающего .блока, 26 подключенного входом через элемент

И к соответствующему входу устройства, причем выход первого запоминающего блока подключен к нулевому входу триггера,- а выход второго запоми- 25 нающего блока — к единичному входу триггера, единичный выход которого подключен ко второму входу первого элемента И, а нулевой выход — ко вто.рому входу элемента И (21 . 30

Недостаток данного устройствасложность, обусловленная наличием в схеме двух коммутаторов, работающих поочередно, а также необходимостью расширения входов регистров адреФ. сов для обеспечения записи информации с любого из двух коммутаторов.

Цель изобретения — упрощение устройства.

Это достигается тем, что микропрограммное устройство управления, содержащее коммутатор, первый и второй выходы которого соединены соответственно со входами первого и второго регистра адреса, выходы которых соединены с первыми входами первого и второго блока памяти соответственно, вторые входы которых соединены соответственно с выходами первого и второго элементов И, первый вход первого элемента И является первым входом устройства, второй вход соединен с единичным выходом триггера, первый вход второго элемента И является вторым входом устройства, а второй вход соединен е нулевым выходом триггера, нулевой вход которого соединен с первым выходом первого блока памяти, а единичный вход

748413 первым выходом второго блока памяти, содержит первые и вторые элементы НЕ и ИЛИ, группу элементов ИЛИ, причем первый и второй входы элементов ИЛИ группы соединены соответственно со вторыми выходами первого и второго блока памяти, первый выход первого блока памяти соединен через первый элемент НЕ со входом первого элемента ИЛИ и с первым входом второ го элемента ИЛИ, второй вход которого соединен через второй элемент НЕ с первым выходом второго блока памяти и со вторым входом первого элемента ИЛИ, выход которого соединен с первым входом коммутатора, выход второго элемента ИЛИ соединен со вторым входом коммутатора, выход элементов ИЛИ группы соединен с третьим входом коммутатора.

В устройстве используют только один коммутатор, который работает в 20 каждом такте работы устройства и обеспечивает запись информации с выхо дов блока памяти в нужный регистр адреса (т.е. в тот, с которого она должна считываться в следующем такте).

На чертеже. представлена блок-схе;ма микропрограммного устройства управления.

Микропрограммное устройство управления содержит регистры 1 и 2, элеЗО менты И 3 и 4, блоки 5 и 6 памяти, элементы НЕ 7 и. 8, группу элементов

ИЛИ 9,триггер 10,элементы ИЛИ 11 и 12, коммутатор 13. Символами 14 и 15 обозначены входы тактовых импульсов, 16 и 17 — первые, 18 и 19 — вторые выходы блоков памяти.

Триггер 10 управляет работой устройства. Если он находится в единичном (нулевом) состоянии, то открыт 40 элемент И 3 (4) и разрейается считыва ние тактовым импульсом по входу 14 (15) с блока 5 (6) памяти. Группа

: элементов ИЛИ 9 образует цепь переда.чи информации (адреса микрокоманды) 45 с выходов блоков памяти 5 и б на третий вход коммутатора 13.

Элементы НЕ 7 и 8 и элементы ИЛИ 11 и 12 образуют цепи. Управления работой коммутатора 13 по первому и второму входам. При наличии управляющего сигнала íà первом (втором)входе коммутатора 13 адрес следующей микрокоманды с выхода 18 (19) блока1памяти 5 (6) записывается через элемейты ИЛИ 9 и коммутатор 13 в

55 регистр 1 (2).

Устройство работает следующим об разом.

В исходном состоянии триггер 10

Находится в единичном (нулевом) 60 состоянии, а адрес считываемой мик рокоманды находится в регистре 1 (2)

Так как элемент И 3 (4)открыт, то тактовый импульс, поступающий со

:входа устройства 14 (15) через эле- 5 мент И 3 (4) разрешает считывание микрокоманды с блока памяти 5 (6).

Далее работа устройства может осу. ществляться в двух режимах. В первом режиме происходит попеременное считывание микрокоманд с блоков памяти.

Во втором режиме осуществляется считывание микрокоманд в двух и более тактах с одного и того же блока памяти.

В первом режиме с первого выхода

16 .(17) блока памяти 5 (6) считывается каждый раз единичный сигнал, который поступает на нулевой (единичный) вход триггера 10 и одновременно через элемент ИЛИ 12 (11) на второй (первый) вход коммутатора 13.

Триггер 10 устанавливается в нулевое (единичное) состояние, в котором открытый элемент И (3) 4. Одновременно со второго выхода 18 (19) блока памяти 5 (6) считывается адрес следующей микрокоманды, который через элементы ИЛИ 9 поступает на третий вход коммутатора 13 и далее по срабатыванию коммутатора 13 с

его второго (первого) выхода записывается в регистр 2.(1).

По следующему тактовому импульсу работа устройства осуществляется аналогично описанному выше.

Во втором режиме сигнал на выходе

16 (17) блока 5 (6) памяти отсутствует. Поэтому триггер 10 не йзменяет своего состояния и элемент И 3 (4)- остается открытым. Одновременно единичный сигнал с выхода элемента

НЕ 7 (8) через элемент ИЛИ 11 (12) поступает на первый (второй) вход коммутатора 13, предопределяя тем самым запись адреса следующей микрокоманды с выхода 18 (19) блока

5 (6) памяти через элементы ИЛИ 9 и коммутатор на .регистр 1 (2). Ес ли после этого необходимо вновь реализовать второй режим, то устройство функционирует аналогично описанному.

Введение в. устройство дополнительно двух элементов НЕ и ИЛИ и группы элементов ИЛИ, а также описанных связей позволяет существенно упростить. устройство за счет использования одного коммутатора, что дает возможность строить более экономичные микропрограммные устройства управления.

Формула изобретения

Микропрограммное устройство управления, содержащее коммутатор, первый и второй выходы которого соединены соответственно со входами первого и второго регистра адреса, выходы которых соединены с первыми входами первого и второго блока памяти соответственно, вторые входы

748413

Составитель Г. Пономарева

Техред A.Êóëèêîâñêàÿ Корректор И.Муска

Редактор Н. Горват

Заказ 4367/13 Тираж 751 . Цодписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 которых соединены соответственно с выходами первого и второго элементов

И, первый вход первого элемента И является первым входом устройства, второй вход соединен с единичным выходом триггера, первый вход второ,го элемента И является вторым вхо дом устройства, а второй вход соединен с нулевым выходом триггера, нулевой вход которого соединен с первым выходом первого блока памяти, а единичный вход — с первым выходом второго блока памяти, о т л и ч а ющ е е с я тем, что, с целью уггрощения устройства, оно содержит первые и вторые элементы НЕ и ИЛИ, группу элементов ИЛИ, причем перчвый и второй входы элементов ИЛИ группы соединены соответственно со вторыми выходами первого и второго блока памяти, первый выход первого

6 блока памяти соединен через первый элемент НЕ с первым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого. соединен через второй элемент

НЕ с первым выходом второго блока памяти и со вторым входом первого элемента ИЛИ, выход которого соединен с первым входом коммутатора, выход второго элемента ИЛИ соединен со вторым входом коммутатора, выход элементов ИЛИ группы соединен с третьим входом коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 451080, кл. G 06 F 9/12, 1974.

2. Авторское свидетельство СССР по заявке Р 2479592/24, 26.04 ° 77 (прототип).