Интегратор

Интегратор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистичесмих

Республик нн748438

Ф

-в

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (Я)М. Кл. (22) Заявлено 030578 (21) 26088б1/18-24

G G 7/18 с присоединением заявки No

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15,07,80. Бюллетень Йо26 (53) УАК 681.335 (088. 8) Дата опубликования описания15.0780 (72) Авторы изобретения

N. Н. Глазов и Э. С. Никулин

I (71) Заявитель (54) ИНТЕГРАТОР

Изобретение относится к области автоматики и предназначено для уменьшения статических ошибок систем автоматического управления инерционными объектами. 5

Известны интеграторы, содержащие последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов и цифроаналоговый преобразователь 11 .

Недостатком таких интеграторов является низкая помехоустойчивость, поскольку сбои счетчика под действрем помех и перерывов в подаче питания приводят к разрушению информа- 15 ции, накопленной интегратором. чивости и необходимого качества переходных процессов. Этот недостаток устранен в интеграторе 4), при перемене знак а напряжения на его входе осуществляется быстрый сброс интегратора в нулевое положение. Это достигается с помощью дополнительного контура, содержащего последовательно включенные релейный элемент, дифференцирующую цепь, инвертор, схему ИЛИ и ждущий мультивибратор, который при изменении знака входного напряжения переводит интегратор в режим записи нулевых начальных условий.

В результате достигается существенное уменьшение эквивалентного фазового сдвига, вносимого интегратором, что, в свою очередь, способствует улучшению динамических характеристик систем автоматического управления с такими интеграторами.

Этот интегратор, являясь наиболее близким к предложенному по конструктивным признакам и выполняемым функциям, имеет ряд недостатков.

Во-первых, введение дифференцирующей цепи и ждущего мультивибратора ! снижает помехоустойчивость интегратора, поскольку эти устройства восприимчивы к импульсным помехам. В

Известны также интеграторы, в которые вводится контур восстановления .информации с блоком аналоговой памя- 20 .ти, обеспечивающий возвращение счетчика в состояние, предшествовавшее сбою, за счет перехода интегратора в режим слежения за выходным напряжением блока аналоговой памяти (2),)3j .25

При использовании" таких -интеграто- ров в системах автоматического управления для повышения статической точности систем часто возникают трудности, связанные с обеспечением устой- 30

748438 результате возможен случайный сброс интегратора в нулевое состояние под действием помех. При этом восстановление информации оказывается невоз можным вследствие того, что в блок аналоговой памяти запйсынается йулевое, напряжение начальных условий.

Во-вторых, н известном интеграторе описывание выходного напряжения при перемене знака входного сигнала осуществляется путем зайиси нулевых начальных условий через блок аналоговой памяти, что требует сравнительно большого времени из-за инерционнос ти блока аналоговой памяти. В результате при больших скоростях изменения входного сигнала возникает заметное запаздывание, ухудшающее динамику систем автоматичЕского управления.

Целью предлагаемого изобретения является повышение быстродействия интегратора в режиме согласования знаков и помехоустойчивости.

50

Эта цель достигается за счет того, ч ":o в интегратор, содержащий последовательно соединенные преобразователь напряжение-частота, первый 25 вход которого является входом аналогоцифрового интегратора, триггер управ= ления, реверсивный счетчик импульсов и цифроаналоговый преобразователь, выходом подключенный к первому входу блока аналоговой памяти, выход которого является выходом аналого-цифрового интегратора, блок сравнения, входы которого соединены соответственно с выходом блока аналоговой памяти и выходом цифроаналогового преобразователя, а выход через размыкающие контакты ключа подключен к второму входу преобразователя напряжение-частота, и релейный элемент, введены элемент сложения по

40 модулю два, элемент запрета и трехпозиционный переключатель, входы которого подключены к источникам токов противоположной полярности, первый и второй управляющие входы — к выхо" 45 дам триггера управления, а выход трехпозиционного переключателя соединен со вторым входом блока аналоговой памяти, управляющий вход которого подключен к выхоцу элемента запрета, первый вход элемента запрета соединен с выходом блока сравнения, связанным с запрещающими входами триггера управления, второй вход подключен к.выходу элемента сложения по модулю два, соединенному с управляющим входом ключа, с шиной установки нулевого состояния реверсивного счетчика импульсов и третьим управляющим входом трехпозиционного переключателя, а входы 60 элемента сложения по модулю два соедичены соотнетственнб с одним из вы- ходов триггера управления и через ,релейный элемент — с выходом блока аналоговой памяти. 65

На чертеже предстанлена блок-схема предлагаемого интегратора.

Интегратор содержит последовательно соединенные преобразователь 1 напряжение-частота с основным 2 и дополнительным 3 входами и двумя выходами 4, 5, триггер управления б с запрещающими входами 7, 8, реверсивный счетчик импульсов 9 с логическим элементом ИЛИ 10 на счетном входе 11, шиной 12 установки нулевого состояния и шинами реверса 13, 14, цифроаналоговый преобразователь 15, блок 16 аналоговой памяти с интегрирующим усилителем 17, переключателем "слежение-хранение"

18, управляющий вход которого является управляющим входом блока аналоговой памяти, и суммирующим входом

19, блок сравнения 20 и ключ 21. В интегратор дополнительно введены релейный элемент 22, элементы сложение по модулю два 23 и запрета 24, трехпозиционный переключатель 25 с входами 26, 27, тремя управляющими входами 28, 29, 30 и выходом 31.

Релейный элемент 22 соединен по входу с ныходом блока 16 аналоговой памяти, а выход релейного элемента 22 подключен к одному из входов элемента 23 сложение по модулю два, другой вход которого соединен с выходом триггера управления б. Третий управляющий вход 30 переключателя

25 соединен с выходом элемента 23, а

«ходы 26, 27 переключателя 25 подклю- чены к источникам токов 32 33 про-

Ф 1 тиноположной полярности. Триггер управления б соединен по выходам также с управляющими входами 28, 29 трехпозиционного переключателя 25, в состав которого нходят два элемента И

34, 35 и аналоговые ключи 36 и 37.

Выход переключателя 25 соединен с входом 19 блока аналоговой памяти 16.

Переключатель "слежение-хранейие" 18 этого блока по цепи управления соединен с выходом элемента запрета 24, запрещающий вход которого подключен к выходу элемента 23, а другой вход соединен с выходом блока сравнения

20, соединенным также с входами 7, 8 триггера управления б.

Работа интегратора происходит следующим образом.

В исходном состоянии при отсутствии входного напряжения (usa =o) преобразователь 1 напряжение-частота находится и заторможенном состоянии и напряжения на выходах цифро-аналогового преобразователя 15 (О „ц„ ) и блока 16 аналоговой памяти (U „„ ) равны нулю. При этом триггеры уйранления 6 и релейный элемент 22 находятся в согласованных состояниях, что соотнетствует одинаконым сигналам на входах элемента 23. Поэтому выходной сигнал этого элемента ранен нулю. Блок сравнения 20 через

748438 замкнутый ключ 21 и находящийся в разблокированном состоянии элемент запрета 24 соединен с дополнительным входом 3 преобразователя 1 и управляющим входом переключателя 18 блока аналоговой памяти 16.

При равенстве напряжений U,„ и U„„„ блок сравнения 20 находится в нулевом положении, а потому на входах

7, 8 триггера управления 6 отсутствуют запрещающие сигналы и выходы преобразователя 1 соединены с управлявшими входами триггера управления б.

Независимо от состояния триггера управления б элементы И 34, 35, входящие в состав трехпозиционного переключателя 25, формируют на выходах нулевые логические сигналы, благодаря чему аналоговые ключи 36, 37 находятся в непроводящем состоянии и переключатель 25 отключает оба источника тока 32, 33 от суммирующего входа 19. 20 блока 16, который при отсутствии сигнала на управляющем входе переключателя 18 работает в режиме сле- жения за напряжением Uö „ . Таким образом, в исходном состоянии анало- 25 го-цифровой интегратор подготовлен к интегрированию входного напряжения() „.

При подаче входного сигнала {U«40) преобразователь 1 напряжение-частота переходит в режим автоколебаний, при- 3Р чем в зависимбсти от знака О на одном из его выходов 4 или 5 возникают импульсы, устанавливающие триггер управления б в состояние, при котором реверсивный счетчик 9 настраива- З5 ется на сложение или вычитание импульсов, поступающих на его счетный вход 11 через элемент ИЛИ 10 с соответствующего выхода преобразователя 1.

В зависимости от того, что происходит40 с триггером управления 5 при подаче сигнала 0 возможны два случая. Если состояние триггера б не изменяется (первый случай),на выходе элемента 23 действует нулевой сигнал и, следовательно, ключ 21, элемент запрета 24, переключатель 25 и блок 16 аналоговой памяти остаются в исходном состоянии. В этом случае счетчик 9 фиксирует выходные импульсы преобразователя 1, и схема работает в режиме интегрирования входного напряжения 0ь„ . При этом блок 16 аналоговой памяти отслеживает выходное напряжение цифроаналогового преобразователя 15 так, что разность сигна- 55 лов на входах блока сравнения 20 лежит в пределах его зоны нечувствительности. Поэтому на выходе блока

20 действует нулевой сигнал, не запрещающий прохождение импульсов на 60 входы триггера управления 6 и не оказывающий влияния на работу преобразователя 1 напряжение-частота.

Когда при подаче Uq триггер управпения б переходит в противополож-, 65 ное состояние (второй случай), воз никает несоответствие логических сигналов на входах элемента 23 сложения по модулю два и на выходе элемента 23 появляется единичный логический сигнал. По этому сигналу ключ 21 размыкается, а элемент запрета 24 блокируется по .запрещающему входу. Поэтому блок сравнения 20 отключает от дополнительного входа

3 преобразователя 1 и от цепи управления переключателя "слежение-хранение" 18, благодаря чему блок 16 ос .тается в режиме слежения, Под действием единичного выходного сигнала элемента 23, поступающего на шину 12 установки нуля, реверсивный счетчик 9 удерживается в положении, соответствующем нулевому напряжению на выходе цифроаналоговог преобразователя 15 несмотря на наличие импульсов на счетном входе 11.

В то же время на выходе одного из элементов И 34 или 35 трехпозиционного переключателя 25 под действием единичных логических сигналов на соответствующем выходе триггера управ ления 6 и элемента 23 возникает единичный логический сигнал, в результате чего один из аналоговых ключей

36 или 37 подключает источник тока надлежащей полярности к суммирующему входу 19 блока 16 аналоговой памяти.

Это вызывает изменение выходного напряжения интегратора(,„, которое, проходя через нуль, изменяет знак и переключает релейный элемент 22 в положение, при котором вновь возникает соответствие логических сигналов на входах элемента 23. На выходе элемента 23 восстанавливается нулевой логический сигнал, и источник тока отключается от блока аналоговой памяти.

Время подключения соответствующего источника тока к блоку 16 определяется лишь суммарной задержкой переключения релейного элемента 22, элемента 23 и трехпозиционного переключателя 25 и при использовании обычных интегральных схем на нескольКо порядков меньше постоянной времени блока аналоговой памяти в режиме слежения. Поэтому выходное напряжение интегратора(),„за это время остается практическй равным нулю. Таким образом, если при подаче входного напряжения U > происходит опрокидывание триггера управления 6, то в схеме осуществляется переключение релейного элемента 22, после чего интегратор переходит. в сос тояние, аналогичное рассмотренному в первом случае. После этого осуществляется интегрирование входного напряжения U q, причем при неиз748438

10 менном знаке Ов выходное напряжение определяется выражением

0 =- О сЦ.

0 вьа т вх где Т вЂ” постоянная интегрирования, текущее время, т. е. процесс протекает так же, как в обычных аналого-цифровых интеграторах.

При изменении знака входного напряжения U q происходит ойрокидыва ние триггера управления б. Элемент

23 выявляет несоответствие знаков сигналов на выходе триггера управления б и релейного элемента 22, т.е. различие знаков напряжений на входе и выходе интегратора. На выходе элемента 23 появляется единичный логи- 5 ческий сигнал. и интегратор переходит в режим согласования знаков, входного и выходного на.тряжений. Под действием логической единицы на шине

12 счетчик 9 устанавливается в поло- 20 жение, при котором напряжение на выходе цифроаналогового преобразователя 15 становится равным нулю. Блок

16 отрабатывает нулевое напряжение цифроаналогового преобразователя 15. 25

Одновременно через трехпозиционйый переключатель 25 к его суммирующему входу подключается источник тока 32 или 33 полярностью", ойределяемой триггером управления б, т. е. в 30 конечном счете знаков напряжения UB„.

Поэтому источник тока воздействует на блок памяти 16 в том же направлении, что и перепад выходного напряжения цифроаналогового преобразователя 15, благодаря чему достигается существенное повышение быстродействия блока аналоговой памяти в режиме отработки нулевого напряжения цифроаналогового преобразователя 15.

В момент, когда напряжение на выходе блока 16 изменяет знак, происходит опрокидывание релейного элемента 22 и на выходе элемента 23 устанавливается нулевой логический сйгнал, означающий окончание режима согласования знаков входного и выходного напряжений интегратора. При этом выходное напряжение Ов„„практически равно нулю и после окончания режима согласования знаков начинается прОцесс интегрирования входного напряжения U „ c нулевыми начальными усилиями,благодаря чему достигается существенное уменьшение эквивалентного фазового Сдвига, вйосимого интегратором. 55

Ф

Таким образом, при изменении знака входного напряжения ув и опрокидывания триггера управления б интегратор переходит в режим согласования знаков, в процессе которого выходное напряже- 60 ние Ов,„ скачком принимает практически нулевое значение, а релейный элемент

22 устанавливается в соответствии с ,Состоянием триггера управления б. Pro обеспечивается Следящим контуром сог- 65 ласования знаков, образованным логическим элементом 23, реверсивным счетчиком импульсов 9, цифроаналоговым преобразователем 15, блоком 16 аналоговой памяти и релейным элементом

22. При этом для повышения быстродействия схемы в режиме согласования знаков на вход инерционного звена (блока аналоговой памяти) указанного контура с помощью трехпозиционного йереключателя 25 подается дополнительный релейный сигнал управления, формирующий переходный процесс вблизи установившегося (нулевого) значения.

Благодаря отсутствию днфференцирующей цепи и ждущего мультивибратора контур согласования знаков отли-, чается высокой помехоустойчивостью и легко реализуется на интегральных схемах, что улучшает технологичность интегратора.

Рассмотрим теперь работу интегратора при случайных сбоях счетчика 12, связанных, например, с воздействием помех или перерывов в подаче питания. Поскольку напряжение U „„íà выходе блока аналоговой памяти 16 при сбое счетчика сохраняется неизменным, элемент 23 остается в выключенном состоянии, поэтому ключ 21 замкнут и элемент запрета 24 разблокирован.

При сбое счетчика 9 и возникновении разности напряжений Ов„„и Оц, превышающей порог срабатывания блока сравнения 20, на выходе этого блока появляется единичный сигнал, блокирующий входы триггера управления б. Сигнал с выхода блока 20 через элемент 24 размыкает переключатель "слежение-.хранение" 18

I и блок аналоговой памяти 16 переходит в режим хранения, поддерживая на выходе интегратора напряжение ив в 1х предшествовавшее сбою. Одновременно выходной сигнал блока сравнения 20 поступает на дополнительный вход

3 преобразователя 1 напряжение-частота, в результате чего на одном из его выходов формируются импульсы высокой частоты, поступающие через элемент ИЛИ 10 на счетный вход 11 счетчика 9. При этом триггер управления б сохраняет исходное состояние, так как на его запрещающих входах 7, 8 действует единичный сигнал с выхода блока сравнения 20.

В результате под действием счетных импульсов выходное напряжение цифроаналогового преобразователя 15 изменяется до тех пор, пока разность

U8 ix - U„„z становится меньше порога отпускания блока сравнения 20. Это приводит к исчезновению сигнала на дополнительном входе 3 преобразователя 1 и окончанию процесса восстановления информации в интеграторе.

748438 с одним из выходов триггера управления и через релейный элемент — с выхс.

40 дом блока аналоговой памяти.

Источники информации, принятые во внимание при экспертизе

1. Патент CtOA 9 3783392, кл. G 06 G 7/18, 1975.

45 2. Авторское свидетельство СССР

Р 507872, кл. G 06 G 7/18, 1976.

3. Заявка ФРГ Р 2317821, кл. G 11 С 27/00, 1975.

4. Авторское свидетельство СССР по заявке Р 2490190,кл.G 0 6 G 7/18, 1977 (прототип).

Отсюда ясно, что благодаря блокированию триггера управления б выходным сигналом блока сравнения 20 в процессе восстановления информации триггер управления б и релейный элемент 22 остаются в согласованных положениях. Поэтому сигналы на входах элемента 23 одинаковы, и контур согласования знаков не влияет на работу схемы в режиме восстановления.

Таким образом, по сравнению с из= вестными предлагаемый аналого-цифровой интегратор с восстановлением информации при случайных сбоях счетчика и с контуром согласования знаков входного и выходного напряжений благодаря введенным в него элементам и связям обладает повышенной помехоустойчивостью, более высоким быстродействием в режиме согласования знаков и лучшей технологичностью.

За счет принятого метода повышения помехоустойчивости интегратора отпадает необходимость применения спе. циальных экранов, помехоподавляющих фильтров и других сложных в конструктивном и технологическом отношениях средств защиты от помех.

Что касается повышения быстродействия интегратора в режиме согласования знаков входного и выходного напряжений, то следует отметить, что в предложенном устройстве согласование знаков происходит за время практически на порядок меньше, чем в известном устройстве. Это достигается благодаря тому, что в схеме обеспечивается оптимальный по быстродействию процесс сброса бЛока аналоговой памяти в нулевое положение, в то время как в известных интеграторах этот процесс носит апериодический характер.

Формула изобретения

Интегратор, содержащий последовательно соединенные преобразователь напряжение-частота, первый вход которого является входом интегратора, 5

35 триггер управления, реверсивный счетчик импульсов, цифроаналоговый преобразователь выходом подключенный к первому входу блока аналоговой памяти, выход которого является выходом интегратора, блок сравнения, входы которого соединены соответственно с выходом блока аналоговой памяти и выходом цифроаналогового преобразователя, а выход через размыкающие контакты ключа подключен к второму входу преобразователя напряжение-частота, и релейный элемент, о т л и ч а ю щ и и с.я тем, что, с целью повышения быстродействия в режиме согласования знаков и помехоустойчивости, в него введены элемент сложения по модулю два,элемент запрета и трехпо зиционный переключатель, входы которого подключены к источникам токов противоположной полярносIH первый и второй управляющие входы — к выходам триггера управления, а выход трехпозиционного переключателя соединен со вторым входом блока аналоговой памяти, управляющий вход которого подключен к выходу элемента запрета, первый вход элемента .запрета соединен с выходом блока сравнения, связан. ныл с запрещающими входами триггера управления, второй вход подключен к выходу элемента сложения по модулю два, соединенному с управляющим входом ключа, с шиной установки нулевого состояния реверсивного счетчика импульсов и третьим управляющим входом трехпозиционного переключателя, а входы элемента сложения по модулю два соединены соответственно

748438

ix.

Составитель С. Белан

Техред ж.кастелевич Корректор M. Нигула

Редактор И, Шубина в

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Закаэ 424i/337 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР пб делам йзобретений и открытиЯ

113035, Москва, K-35, Раущская наб., д. 4/5