Устройство для передачи информации со сжатием данных

Устройство для передачи информации со сжатием данных

Иллюстрации

Показать все

Реферат

 

Q n И С А Н И Е ()748484

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалнстнческмх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 13.12.76 (2| ) 2428897/18 — 24 с присоединением заявки № (23) Приоритет (5 I ) М. Кл.

6 08 С 19/28

Гасударстввииый комитет

СССР

f 533 УДК621398 (088.8) ао делам изобретений и открытий

Опубликовано 15.07.80. Бюллетень № 26 Дата опубликования описания 15,07.80.(72) Авторы изобретения

О. Б. Коростелев, Ю. Н. Костин, С. М. Переверткин и Ю. И. Николаев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ СО СЖАТИЕМ ДАННЪ|Х

Изобретение относится к адаптивной телеметрии.

Известны устройства для передачи информации со сжатием данных, содержащие регистр текущей выборки, элементы И, ИЛИ, регистры максимальной и минимальной наборок, сумматор, блок сравнения, элемент задержки, предназначенные для сжатия входных данных (1).

Недостатком таких устройств является их малая эффективность при работе с процессами, 10 имеющими участки нестационарности.

Ближайшим rio технической сущности к данному является устройство для передачи информации со сжатием данных, содержащее сумматор, регистр начального отсчета, первый вход которого подключен ко входу устройства и первому входу сумматора, выход которого соединен с первым выходом устройства, вторым входом регистра начального отсчета, первыми входами регистра верхнего допуска интерполятора первого порядка и регистра нижнего допуска интерполятора первого порядка и входом регистра приращений, выход которого подключен к первым входам первого и

2 второго измерителей разности, выход регистра начального отсчета подключен ко второму входу сумматора, третий вход которого и первый вход блока вычисления нижних границ апертуры соединены с выходом регистра нижнего допуска интерполятора первого порядка, выход регистра верхнего допуска интерполятора первого порядка подключен к четвертому входу сумматора и первому входу блока вычисленйя верхних границ апертуры, пятый и шестой входы сумматора подключены к выходам первого и второго измерителей разности, выход счетчика соединен со вторыми входами блока вычисления верхних границ апертуры и блока вычисления нижних границ апертуры, выходы которых подключены ко вторым входам первого и второго измерителей разности соответственно, выход блока управления соединен с управляющими входами регистра начального отсчета, сумматора и счетчика (21.

К недостаткам устройства следует отнести малый коэффициент сжатия по сравнению с интерполяцией полиномом нулевого порядка

8484

15

25

35

55 при узком диапазоне изменения амплитуды входных сигналов (коэффициент сжатия есть отношение числа поступивших отсчетов к числу существенных). Недостатком также является то, что вычисление границ производится аналоговым способом, что ухудшает точностные характеристики устройства.

Цель изобретения — повышение информативности устройства — достигается тем, что в устройство введены триттеры, элементы И, ИЛИ, регистр верхнего допуска интерполятора нулевого порядка и регистр нижнего допуска интерполятора нулевого порядка, входы которых подключены к выходу сумматора; выход регистра нижнего допуска интерполятора нулевого порядка соединен со вторым входом регистра нижнего допуска интерполятора первого порядка и третьим входом второго измерителя разности, выход регистра верхнего допуска интерполятора нулевого порядка подключен к третьему входу первого измерителя, разности и ко второму входу регистра верхнего допуска интерполятора первого порядка, выходы блока вычисления верхних границ апертуры и блока вычисления нижних границ. апертуры подключены соответственно к третьим входам регистра верхнего допуска интерполятора первого порядка и регистра нижнего допуска интерполятора первого порядка, входы синхронизации первого, второго и третьего триггеров регистра верхнего допуска интерполятора первого порядка, регистра верхнего допуска интерполятора нулевого порядка, регистра нижнего допуска интерполятора нулевого порядка, регистра нижнего допуска интерполятора первого порядка, блока вычисления нижних границ апертуры, первого и второго измерителей разности и блока вычисления верхних границ апертуры и входы синхронизации первого, второго и третьего тритгеров подключены к выходу блока управления, единичные входы триггеров соединены с выходом элемента ИЛИ, первый и второй входы которого подключены соответственно ко вторым выходам первого и второго измерителей разности„ выход первого триггера соединен с одним входом элемента И, выход второго триггера подключен к четвертым входам регистра верх.него допуска интерполятора йервого порядка и регистра нижнего допуска интерполятора первого порядка и другому входу элемента И, выход которого соединен с седьмым входом сумматора и входом блока управления, выход третьего триггера соединен со вторым выходом устройства.

На чертеже представлена блок-схема предлагаемого устройства, содержащая регистр начального отсчета 1, сумматор 2, регистр приращений 3, регистр верхнего допуска интерполято4 pa нулевого порядка 4, регистр верхнего допуска интерполятора первого порядка 5, регистр нижнего допуска интерполятора нулевого порядка 6, регистр нижнего допуска интерполятора первого порядка 7, блок вычисления верхних границ апертуры 8, блок вычисления нижних границ апертуры 9, первый измеритель разности 10, второй измеритель разности 11, первый триггер 12, элемент ИЛИ 13, второй триггер 14, элемент И 15, счетчик 16, блок управления 17, третий триггер 18, первый и второй выходы устройства 19 и 20, Для простоты рассмотрим работу одноканального устройства.

Устройство работает следующим образом.

С приходом первого значения кода он записывается в регистр начального отсчета 1. С поступлением второго отсчета на сумматоре 2 производится вычисление его приращения относительно начального отсчета F j — Fn где F j — I-ûé входной отсчет, Fn — начальный отсчет, содержащийся в регистре 1. Полученное приращение заносится с выхода сумматора 2 в регистр приращений 3, по управляющему сигналу из блока 17, который осуществляет управление записью информации an все регистры устройства. Затем определяются граничные точки коридоров допустимых значений на первом такте, для чего на сумматоре 2 вычисляются сначала сумма приращений с допуском

Г„+ Fc + д, где д — допустимая погрешность восстановления, и заносится в регистры верхних допусков интерполяторов нулевого 4 и первого 5 порядков, а затем разность приращения и допуска F< — Fn — сР, которая заносится в регистры нижних допусков интерполяторов нулевого 6 и первого 7 порядков.

С появлением второй и каждой последующей выборки в сумматоре 2 происходит вычисление нового приращения этой выборки относительно Fn, содержащегося в регистре начального отсчета 1 и запись этого приращения в регистр приращений 3, а также увеличение содержимого счетчика 16 числа тактов на единицу.

Экстраполяция границ коридора интерполятора первого порядка происходит в блоках вычисления верхней и нижней границ апертуры 8 и 9, путем вычисления "приращений на шаг", соответствующих границ коридоров, равных отношению величин границ в регистрах

5 и 7 к содержимому счетчика тактов и сложения этих "приращений" с величиной границ.

Указанные величины из регистров 5 и 7 и счет чика 16 поступают в соответствующие блоки 8 и 9 по сигналам блока 17.

Вычисленные новые границы подаются с блоков вычисления границ в измерители разности 10 и 11, 748484

В измерителях разности происходит анализ выборки на неизбыточность путем сравнения с приращением из регистра 3. Сравнением управляет блок 17. Сначала происходит сравнение границ интерполятора нулевого порядка с приращением, для чего их значение из регистров 4 и 6 подается соответственно на первый 10 и второй 11 измерители разности. При этом, если разность верхней границы апертуры и приращения окажется меньше (— сУ), или разность нижней границы и приращения больше (+д), то выборка считается неизбыточной по алгоритму интерполятора нулевого порядка, и на сигнальном выходе соответствующего измерителя разности появится сигнал неизбыточности выборки по алгоритму интерполятора нулевого порядка. Этот сигнал проходит через элемент

ИЛИ 13 и в момент появления соответствующего тактирующего импульса из блока управления 17 установит в единичное состояние первый триггер 12 и в нулевое состояние третий триггер 18, Если разность верхней границы и приращения окажется больше (+д ), то на сумматоре вычислится новая верхняя граница интерполятора нулевого порядка, т.е. по сигналу сужения верхней границы от первого измерителя разности 10 вычислится сумма допуска и

1 приращения Fj — Ео1 и перепишется в регистр верхнего допуска интерлолятора нулевого ЭО порядка 4.

Если эта разность не превысит по абсолютной величине допуска д, то граница останется прежней и содержимое регистра верхнего допуска интерполятора нулевого порядка не изменится.

Такой же анализ происходит во втором измерителе разности 11. При этом, если разность нижней границы и приращения окажется меньше (-сГ), то по сигналу сужения нижней границы сп второго измерителя разности на сумматоре 2 вычислится разность приращения и допуска F — Fp (У и занесется в регистр нижнего допуска интерполятора нулевого порядка 6.

Если разность нижней границы и приращения не превысит по абсолютной величине допуска д, то в регистре 6 останется его прежнее содержимое.

После анализа границ коридора интерполятора нулевого порядка на неизбыточность и необходимость сужения коридора происходит такой же анализ границ коридора интерполятора первого порядка, Для этого на измерители разностей 10 и 11 подаются значения границ коридора из блоков вычисления границ апертуры 8 и 9.

Сравнение границ коридора интерполятора первого порядка на неизбыточность отличается

6 от сравнения коридора интерполятора нулевого порядка лишь тем, что при получении сигнала неизбыточности на выходе схемы ИЛИ, соответствующий тактовый импульс из блока управления 17 устанавливает в единичное состояние второй 14 и третий 18 триггеры.

Сравнение этих же границ на необходимость сужения отличается от сравнения границ интер. полятора нулевого порядка тем, что в случае отсутствия необходимости сужения, в регистры границ коридора интерполятора первого порядка переписывается их же экстраполированное значение с выхода блоков вычисления границ апертуры.

Если при обработке с -го отсчета триггер

14 установился в единицу, а триггер 12 остался в нулевом состоянии, т.е, t. -отсчет оказался избыточным только по алгоритму первого порядка, то сигнал с триггера 14 блокирует запись в регистры 5 и 7 из сумматора и в них заносится код, повторяющий содержимое регистров 4 и 6 соответственно. Такое повторение необходимо, чтобы в этом случае по окончании интервала аппроксимации исправленное значение существенного отсчета вычислялось но границам интерполятора нулевого порядка.

Если при обработке отсчета оба триггера

14 и 12 окажутся в единичном состоянии, это означает неизбыточность отсчетов, как по алгоритму интерполяции нулевого, так и первого порядка. При этом сигнал со схемы И, на которой происходит совпадение единичных уровней триггеров 14 и 12, поступает в сумматор, где вычисляется исправленное значение существенного отсчета путем сложения и деления на 2 1раниц коридора из регистров 6 и 7, а также поступает в блок управления, кото рый вырабатывает импульсы сброса в исходное состояние всех блоков, и импульс, по которому в регистр начального отсчета 1 записывается исправленное значение существенного отсчета в качестве Fo для следующего интервала аппроксимации.

Исправленное значение существенного отсчета считывается в канал связи с выхода 19, а степень аппроксимирующего полинома с выхода третьего триггера 20. При этом обработка выборки заканчивается, и в случае ее неизбыточности с приходом следующей выборки начинается новый интеграл аппроксимации.

Применение устройства позволит значительно повысить коэффициент сжатия по сравнению с устройством, реализующим однопараметрический алгоритм сжатия данных.

Формула изобретения

Устройство для передачи информации со сжатием данных, содержащее сумматор, регистр

7 7 начального отсчета, первый вход которого подключен ко входу устройства и первому входу сумматора, Выход которого соединен с первым выходом устройства, вторым входом регистра начального отсчета, первыми входами регистра верхнею допуска интерполятора первого порядка и регистра нижнего допуска интерполятора первого порядка и входом регистра приращений, выход которого подключен к первым входам первого и второго измерителей разности, выход регистра начального отсчета подключен ко второму входу сумматора, третий вход которого и первый вход блока вычисления нижних границ апертурь1 соединен с выходом регистра нижнего допуска интерпо"лятора первого порядка, выход регистра верхнего допуска интерполятора первого порядка подключен к четвертому входу сумматора и первому входу блока вычисления верхних границ апертуры, пятый и шестой входы сум- матора подключены к первым выходам первого и второго измерителей разности, выход счетчика соединен со вторыми входами блока вычисления верхних границ апертуры и блока вйчисления нижних границ апертуры, выходы которых подключены ко вторым входам первого и второго измерителей разности соответственно, выход блока управления соединен с управляюФймй входами регистра начального

" отСчета, сумматора и счетчика, о т л и ч а ющ е е с я тем, что, с целью повышения информативности устройства, в него введены триггеры, элементы И и ИЛИ, регистр верхнего допуска интерполятора нулевого порядка и

" "регйстр нижнего допуска интерполятора нулевого порядка, входы которых подключены к выходу сумматора, выход регистра нижнего допуска интерполятора нулевого порядка сое; динен со вторым входом регистра нижнего

"допуска интерполятора первого порядка и третьим входом второго измерителя разности, 48484 8 выход регистра верхнего допуска интерполятора нулевого порядка подключен к третьему входу первого измерителя разности и ко второму входу регистра верхнего допуска интерполятора первого порядка, выходы блока вычисления верхних границ апертуры и блока вычисления нижних границ апертуры подключены соответственно к третьим входам регистра верхнего допуска интерполятора первого порядка и ре10 гистра нижнего допуска интерполятора первого порядка, входы синхронизации первого, второго и третьего триггеров регистра верхнего допуска интерполятора первого порядка, регистры верхнего допуска интерполятора нулевого по15 рядка, регистра нижнего допуска интерполятора нулевого порядка, регистра нижнего допуска и интерполятора первого порядка, блока вычисления нижних границ апертуры, первого и второго измерителей разности и блока вычисления верхних границ апертуры подключены к выходу блока управления, единичные входы триггеров соединены с выходом элемента ИЛИ, первый и второй входы которого подключены соответственно ко вторым выходам первого и второго измерителей разности, выход первого триггера соединен с одним входом элемента И, выход второго триггера подключен к четвертым входам регистра верхнего допуска интерполятора первого порядка и регистра нижнего допуска интерполятора первого порядка и другому входу элемента И, выход которого соединен с седьмым входом сумматора и входом блока управления, выход третьего триггера соединен со вторым выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р 531158, кл, G 08 С 19/28, 1975.

2. Журнал "Автометрия", Р 3, 1974, с. 28—

35 (прототип).

748484

Составитель Н. Лысенко

Техред М. Петко

Редактор Н. Каменская

Корректор С. Шекмар

Тираж 682 Подписное

ЦНИИПИ Государственного комитета СССР, по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушс1сая наб., д. 4/5

Заказ 4244/39

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4