Полупроводниковое запоминающее устройство

Полупроводниковое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ к автои:комю свидютильствю (is> 748508

Союз Советских

Социапнстических

Республик (61) Дополнительное к авт. саид-ву (22) Заявлено 07. 06. 78 (21) 2628609/18-24 с присоединением заявки HP (51)М. Кл..

G 11 С 11/40

Гоеударствейнйй комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликоваио 15.0780. Бюллетень Мо 26

Дата опубликования описания 17.0780 (53) УДК 681 ° 327.66(088.8) (72) Авторы изобретения (71) Заявитель (54) ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНА10Ц ЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано в производстве запоминающих устройств с произвольной выборкой информации (ЗУПВ). 5

Известно статическое МДП-запоминающее устройство с произвольной выборкой информации типа МК 4104 фир мы "Mostek", содержащее матрицу шес титранэисторных ячеек памяти, дешиф- 10 раторы строк и столбцов и блоки управления (1) .

Недостатками известного МДП-ЗУПВ являются низкое быстродействие и ограниченные функциональные -возможности15 при работе в системе ОЗУ.

Наиболее близким иэ известных по технической сущности является ЗУПВ фирмы РЛД f2), содержащее матрицу шеститранзисторных ячеек памяти, де- 2Q шифраторы строк и столбцов, формирователь сигналов считывания-записи, формирователь управляющего сигнала триггеров "эащелок", формирователь сигнала включения кристалла, форми- 25 рователи сигналов входных и выходных данных, причем к адресным входам матрицы ячеек памяти подключены выходы дешифраторов строк и столб.цов и формирователя управляющего сиг-3О

2 нала триггеров "защелок", ко входам которого присоединены соответствующие выходы дешифратора строк, выход формирователя сигналов включения кристалла подключен ко входам дешифраторов столбцов и строк формирователя сигналов считывания записи, формирователя управляющего сигнала триггеров "эащелок" и формирователей сигналов входных и выходных данных, а вход-выходы матрицы-ко входам формирователей сигналов выходных данных и к выходам формирователя входных данных.

Запуск ЗУПВ и управление его работой осуществляется сигналом включе ния кристалла.

Данное устройство работает следующим образом. При отсутствии обращения к кристаллу (на ВК действует высокий уровень напряжения) производится предварительный заряд разрядных и числовых шин до уровней напряжения, близких к Š— Ио . В зто время ЗУ находится в режиме хранения.

При переходе в рабочий режим на входе ВК ЗУПВ формируется высокий уровень напряжения (на ВК вЂ” низкий уровень напряжения), который запускает . все формирователи и дешифраторы уПВ.

B. А. Сухоруков, А. И. Стоянов и В. С. Хорошунов

748508

В режиме считывания на выбранной словарной шине формируется высокий уровень напряжения, адресные -транзйсторы ТЗ, Т4 выбранной ячейки памяти открываются и емкости соответствую щих разрядной и числовой шин начинан т разряжаться через открытое плечо триг— гера ячейки памяти.

Поскольку процесс разряда больших емкостей разрядной и числовой шины занимает большой промежуток времени,. в каждый столбец матрицы вводится дополнительный триггер "защелка".

Формирователь управляющего сиг нала триггеров "защелок" ф запускаЬтся от дешифратора строк. Как только на шине Ф формируется высокий уровень напряжения, триггер "защелка" включается и ускоряет процесс разряда соответствующих разрядной и числовой шин, тем самым увеличивая быстроцействие при считывании. Вы- 20 ходные данные по числовым шинам поступают на формирователь выходных данных и выводятся из ЗУПВ.

В режиме записи на выбранной словарной шине возбуждается высокий уро- Я вень напряжения, адресные транзисторы выбранной ячейки открываются,"на числовых и разрядных шинах формируются соответствующие противофаэные сигналы от формирователя входных данных.

С приходом управляющего сигнала включается триггер "защелка", ускоряющий формирование низкого уровня напряжения на соответствующей разрядной шине, и тем самым повышающий быстродействие ЗУПВ в режиме записи.

Как известно, время доступа к ячейке (фронт нарастания сигнала на выбранной словарной шине) определяется скоростью срабатывания дешифратора строк и в статических ЗУПВ не- 4О равнозначно для различных строк.

Например, при времени доступа к нулевой строке матрицы ЗУПВ, равном

100 нс, время доступа к и--ной строке может быть равным,200 нс.

В паспорте на ЗУПВ указывается наихудшее время выборки (время выборки сьстоит из времени доступа к ячейке и времени формирования считываемой с ячейки информации на их 5О разрядных и числовых шинах), поэтому потребитель вынужден включать внешние устройства приема информации из ЗУПВ, ориентируясь не на реальное быстродействие, а на наихудшее значение, которое зависит от местоположения ячейки, температуры окружающей среды, качества образца и многих других факторов. Кроме того, потребителю необходимо формировать специальные импульсы, сигнализирую- <0 щие о том, что данные считываются или записываются в ЗУПВ и можно переходить к новой операции. -—

Исходя из вышеизложенного можно сделать вывод, что рассмотренные 65 схемы ЗУПВ и известные в настоящее время зупВ имеют низкое быстродействие и ограниченные функциональные воэможности при работе в составе системы оперативной памяти.

Цель изобретения — повышение быстродействия и расширение области применения при работе устройства в режиме оперативной памяти.

Поставленная цель достигается тем, что.в полупроводниковое запоминающее устройство с произвольной записью информации, содержащее матричный накопитель, дешифраторы строк и столбцов, выходы которых соединены с первыми входами матричного накопителя, формирователь выходных сигналов, первые входы которого подключены соответственно к выходам матричного накопителя и к выходам формирователя входных сигналов, второй вход формирователя выходных сигналов соединен с первым входом формирователя входных сигналов, выходом формирователя сигналов включения, входом дешифратора столбцов и входом формирователя считывания-записи, выход которого соединен со вторым входом формирователя входных сигналов и с третьим входом формирователя выходных сигналов, формирователь управляющих сигналов, выход которого соединен со вторым входом матричного накопителя, первые входы формирователя управляющих сигналов соединены с выходами дешифратора строк, второй вход формирователя управляющих сигналов соединен со входом дешифратора строк и входом формирователя сигналов считывания-записи, введены формирователь сигналов наличия информации и мультиплексор, первый вход которого соединен с выходом формирователя сигналов наличия информации, входы которого соединены с выходами матричного накопителя, второй и третий входы мультиплексора соединены соответственно с первым и вторым входами формирователя входных сигналов, выходы мультиплексора подключены соответственно к третьему входу

1 формирователя входных сигналов и выходу формирователя выходных сигналов.

Сущность изобретения поясняется чертежом, на котором представлена функциональная схема устройства. Оно содержит матричный накопитель 1, дешифраторы строк и столбцов 2 и 3, формирователь управляющих сигналов 4, формирователь сигналов включения 5, формирователь сигналов считывания-записи б, формирователи входных и выходных сигналов 7 и 8, формирователь сигналов наличия информации 9, мультиплексор 10.

Устройство работает следующим образом.

748508

И невыбранном состоянии на входе

Формирователя сигнала включения 5 возбуждается низкий уровень напряжения и производится предварительный заряд всех узлов ЗУПВ до высокого уровня напряжения. При этом выходы мультиплексора i0 отключены от источников питания .и шины нулевого потенциала (3-е состояние).

При переходе в рабочий режим на входе формирователя сигнала включения 0

5 возбуждается высокий уровень напряжения.

В режиме считывания на выбранной дешифратором строк 2 словарной шине возбУждается высокий уровень напряжения, который запускает формирователь управляющих сигналов 4. При этом открываются адресные транзисторы выбранной ячейки памяти, и ячейки начинают разряжать емкости соответствующих разрядной и числовой шин накопителя 1.

С приходом переднего фронта управляющего сигнала включается соответствующий триггер "защелка", ускоряющий формирование низкого уровня напряжения на соответствующих разрядной и числовой шинах накопителя 1. Как только на числовых шинах ЗУПВ устанавливается достаточно большая разность по 30 тенциалов, срабатывает формирователь сигнала наличия информации 9, и на выходе формирователя 9 возбуждается высокий уровень напряжения, сигналиэирующий о том, что истинные данные на- 35 чали считываться с выбранной ячейки.

Сигнал подтверждения направляется мультиплексором 10 на вход ЗУПВ, не используемый по своему назначению в режиме считывания. Этот сигнал вклю- 40 чает устройства приема информации иэ ЗУПВ и дает подтверждение внешним устройствам о том, что на выходе ЗУПВ присутствует истинная информация и можно готовить следующую операцию.

С приходом заднего фронта сигнала включения на входах формирователей управляющих сигналов и наличия информации 4 и 9 формируются низкие уровни, после чего мультиплексор 10 переводится в третье состояние.

В режиме записи на числовых шинах формируются сигналы записываемой информации,, Как только на числовых шинах сформируется достаточно большая разность потенциалов, на выходе формирователя сигнала наличия информации 9 возбуждается высокий уровень напряжения, который с помощью мультиплексора 50 направляется на выход

ЗУПВ, неиспользуемый по своему на- 60 значению в режиме записи. Импульс подтверждения сигнализирует о том, что входные данные записываются в

ЗУПВ, и можно готовить следующую операцию. 65

Входные данные поступают на разрядные шины выбранного столбца, и с приходом высоких уровней напряжения по словарной шине и управляющей шине информация записывается в выбранную. ячейку, причем триггер "защелка", как и в режиме считывания, ускоряет процесс записи.

Иэ вышеизложенного следует, что, так как время включения сигналов управления триггерами "защелками" формирователя 4 и формирователя 9 зависит от местоположения ячеек памяти в матрице, то предлагаемое. ЗУПВ позволяет работать с реальным быстродействием. Выигрыш в быстродействии при использовании предложенного ЗУПВ в системе памяти ЭВМ составляет до

50%, а расширение области применения позволяет уменьшить объем схем обслуживающей электроники на 15-20%.

Кроме того, следует отметить, что предлагаемое ЗУПВ не требует дополнительных выводов корпуса для сигналов подтверждения и, следовательно, существенно улучшает экономические показатели системы памяти.

Формула !изобретения(Полупроводниковое запоминающее устройство с произвольной выборкой информации, содержащее матричный накопитель, дешифратор строк и столбцов, выходы которых соединены с первыми входами матричного накопителя, формирователь выходных сигналов, первые входы которого подключены соответственно к выходам матричного накопителя и к выходам формирователя входных сигналов, второй вход формирователя выходных сигналов соединен с первым входом формирователя входных сигналов, выходом формирователя сигналов включения, входом дешифратора столбцов и входом формирователя считывания-записи, выход которого соединен со вторым входом формирователя входных сигналов и с третьим входом формирователя выходных сигналов, формирователь управляющих сигналов, выход которого соединен со вторым входом матричного накопителя, первые входы формирователя управляюирх сигналов соединены с выходами дешифратора строк, второй вход формирователя управляющих сигналов соединен со входом дешифратора строк и входом форьлрователя сигналов считывания-записи, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия и расширения области применения при работе устройства в режиме оперативной памяти, в устройство введен формирователь сигналов наличия информации и мультиплексор, первый вход которого соеди748508

Составитель A. Воронин

Редактор Н. Каменская Техред A.Êóëèêîíñêàÿ Корректор Z. Пайп

Эакаэ 4247/40 Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4 нен с выходом формирователя сигналов наличия информации, входы которого соединены с выходами матричного накопителя, второй и третий входы мультиплексора соединены соответственно с первым и вторым входами формирователя входных сигналов, выходы мультиплексора подкхпочены соответственно к третьему входу формирователя входных сигналов и выходу формирователя выходных сигналов.

Источники информации, принятые во внимание при экспертизе

1.."Электроника", У 10, 1977, с. 38-44.

2. "Электроника", 9 4, 1976, с. 39-40 (прототип).