Устройство для управления транзисторами переключающей схемы

Устройство для управления транзисторами переключающей схемы

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< «748788 (61} Дополнительное к авт. сеид-ву (22) Заявлено 100178 (2«) 2569745/24-07

1 с присоединением заявки Нх (23) Приоритет

-Опубликовано 1507.80. бюллетень М2 26

Дата опубликования описания 150780 р )м. к,.

Н 02 Р 13/18

Государственный комитет

С С С Р но делам изобретений и открытий (53) УДК 621. 314.58 (088. 8) В.И.Сенько, В.М.Скобченко, lO.П.Большов, С.С.Подушко, В.С.Смирнов и Й.П.макаренко (72) Авторы изобретения

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТРАНЗИСТОРАМИ

ПЕРЕКЛЮЧАЮЩЕЙ СХЕМЫ

Изобретение относится к преобра= зовательной технике и может быть использовано для улучшения энергетических характеристик транзисторных переключающих схем.

Известно устройство для управления транзисторами переключающих схем, в состав которого входят н« пар противофазно работающих транзисторов (1) .

Недостатком устройства является то, что оно не позволяет устранить сквозные токи в транзисторах переключающей схемы, и, следовательно, последняя, управляемая таким устрофством обладает пониженными энергетическими показателями.

Наиболее близким по технической сущности является устройство для управления транзисторами переключаю- 2О щей схемы, в состав которой входят

m пар противофазно работающих транзисторов, содержащее распределитель импульсов задающего генератора и уси- е лительно-развяэывающий узел, выходами, через ограничивающие резисторы связанный с управляющими цепями транзисторов переключающей схемы, а вхо- дами подключенный к выходам распределителя импульсов задающего генера-. тора (2) .

Недостатком такого устройства является то, что оно не позволяет устранить сквозные токи в транзисторах переключающей схемы, что имеет место, если отсутствуют паузы между выключением и включением противофазно работающих транзисторов, а также перенапряжения, что имеет" место при введении фиксированной паузы между включением и выключением противофазно работающих транзисторов. Энергетические характеристики переключающей схемы, управляемой таким устройством, невысокие.

Цель изобретения — улучшение энергетических показателей переключающей схемы, в состав которой входят н« пар противофазно работак«щих,транзисторов, путем устранения сквоэййх токбв и перенапряжений в транзисторах переключающей схемы.

Поставленная цель достигается тем, что устройство для управления транзисторами переключающей схемы, в, состав которбй входят в,пар противофаэно работающих транзисторов, содер- жащее распределитель импульсов задм6-.

748788 щего генератора и усилительно-развязывающий узел, выходами через ограничивающие резисторы связанный с управляющими цепями транзисторов переключающей схемы, а входами подклвченный к ныходам распределителя импульсов задающего генератора дополнительно снабжено блоком задержки импульсов управления, 2m входов котброго подключены параллельно транзисторам переключающей схемы, 2m выходов — параллельно управляющим цепям укаэанных транзисторов, а К входов соединены с выходами распределителя импульсов задающего генератора.

Блок задержки импульсов управления; например, для однофазного мостового иннертора напряжения содержит вспомогательный усилитель мощности с трансформаторным выходом, входы которого образуют одни из К входов блока задержки импульсов управления, узел контроля состояния транзисторов переключающей схемы, включающий в себя два разделительных трансформатора, первичная обмотка каждого иэ которых через резисторы подключена параллельно первичной обмотке выходного трансформатора вспомога тельного усилителя мощности, а вторичные обмотки, последовательно соединенные с диодами„ образуют 2m входов блока задержки импульсов управления, причем точки соединения первичных обмоток разделительных трансформаторов с резисторами под ключены ко входам нормирующих схем. выходы которых связаны с тактовыми входами триггеров, управляющие входы которых образуют другие из К входов блока задержки импульсов управления, а также два дополнительных усилителя мощности, входами подключенные к выходам указанных триггеров, На фиг. 1 изображена функциональная схема описываемого устройства; на фиг. 2 — временные диаграммы, поясняющие принцип ее работы; на фиг. 3 — диаграммы, поясняющие формирование импульсов для управления транзисторами переключающей схемы.

Предлагаемое устройство для управления транзисторами переключающей схемы 1 (на чертеже — фрагмент), выполненной, например, в виде однофазного мостового инвертора напряжения, состоящего из двух идентичных стоек 2 (на чертеже — одна стойка), последовательно соединенных ключей

3, 4 с двухсторонней проводимостью, в каждой из которых имеется по одной паре (т.е. для одной стойки m-1— случай, который для простоты в дальнейшем мы будем рассматривать) противофаэных работающих транзисторов

5 и 6,. содержит распределитель 7 импульсов задающего генератора 8 и усилительно-развязывающий узел 9, выходами, образованными вторичными обмотками выходного трансформатора

10, через ограничивающие резисторы

11 и 12 связанный с управляющими цепями транзисторов 5 и б переключающей схемы 1, а входами подключенный к выходам 13, 14 распределителя 7 импульсов задающего генератора 8. Кроме того, в состав устройства входит блок 15 задержки импульсов управленйя, два (при m=1) входа 16, 17 и 18, 19 которого включены параллельно транзисторам 5, б переключающей схемы 1, два выхода 20, 21 и 22, 23 параллельно управляющим цепям

15 указанных транзисторов, а К входов

24, 25 и 26, 27 соединены с выходами 13, 14 и 28, 29 соответственно распределитель 7 импульсов задающего генератора 8. Число К в общем

Щ случае зависит от числа пар m противофазно работающих транзисторов.

Так при m=1, К=4. при m=2, К=б и т.д.

Блок 15 задержки импульсов управления при m-=1 содержит вспомогательный усилитель 30 мощности, выполненный на транзисторах 31 и 32, входы

26 и 27 которого образуют одни из

К входов блока 15 задержки импульсон управления, узел 33 контроля состояния транзисторов 5 и б, включающий в себя разделительный трансформатор

34, первичная обмотка которого через резисторы 35, 36 подключена парал- лельно первичной обмотке ныходного трансформатора 37 вспомогательного усилителя мощности 30, а вторичные обмотки, последовательно соединенные с диодами 38 и 39, образуют два входа 16, 17 и 18, 19 блока 15 задержки импульсов управления. Точки соедине40 ния первичной обмотки разделительного трансформатора 34 с резисторами

35 и 36 подключены соответственно ко входам 40 и 41 нормирующей схемы

42, состоящей из днух цепей, образованных из последовательно соединенных стабилитрона 43 с резистором 44 и стабилитрона 45 с резистором 46 и схемы 47 И, входами подключенной к точкам соединения указанных стаби о литронов с резисторами. Выход нормирующей схемы 42 связан с тактовым входом триггера 48, управляющие входы которого образуют другие из К входов 24, 25 блока 15 задержки импульсов управления.

К выходам триггера 48 подключен дополнительный усилитель 49 мощности выполненный на транзисторах 50 и 51, к базаколлекторным переходам которых подключены диоды 52, 53 обратной связи. Вторичные обмотки выходного трансформатора 54, последовательно соединенные с диодами 55 и 56, образуют дна выхода 20, 21 и 22, 23 блока задержки импульсов управления.

Питание устройства осуществляется

748788 от блока 57 питания. Устройство для управления транзисторами однофазного мостового инвертора напряжения, в состав которого входит две пары противофаэно работающих транзисторов, содержит два разделительных трансформатора 34, две нормирующие схемы 42, два, триггера 48, а также два дополни.тельных усилителя 49 мощности.

Принцип исключения сквозных токов и перенапряжений рассмотрим на примере работы устройства для управления транзисторами одной стойки однофазного мостового инвертора напряжения.

Пусть на обмотках выходного трансформатора 10 формируется напряжение

58 и 59. При этом ключ 3 открыт в течение времени О-.tZ а ключ 4 закрыт

Упр вление транзисторами 31, 32 вспомогательного усилителя мощности

30 осуществляется с выхода 28, 29 распределителя импульсов 7. При этом на вторичных обмотках разделительного трансформатора 34 в режиме холостого хода будет формироваться соответственно напрях<ение 60 и 61, причем в момент и будет открыт транзистор 32, а транзистор 31 закрыт. Тогда один из выводов резистора 36 подключен к минусовой шине питания усилителей и логических схем, а в точке контроля, образованной соединением первичной обмотки разделительного трансформатора 34 и резистора 36 будет формироваться напряжение, показанное на диаграмме 62. До момента t, транзистор

32 закрыт и в точке контроля формируется напряжение, равное удвоенному напряжению питания усилителей мощности. В момент t открывается трант эистор 32, на вторичной обмотке разделительного трансформатора 34 меняется полярность напрях<ения,.и через диод 38 и открытый транзистор 5 клю-, ча 3 протекает ток, ограниченный резисторами 35 и 36. За счет протекания тока на резисторе 36 выделяется импульс напряжения, показанный на диаграмме 62, в течение времени

„-t . В момент t меняется полярность напряжения на вторичных обмотках выходного трансформатора 10. При этом в течение времени с — t будет проис2. Ь ходить рассасывание неосновных носителей в области базы, и транзистор

5 ключа 2 будет находиться s открытом состоянии. В момент падение напряжения на транзисторе 5 ключа 2 станет больше напряжения вторичной обмотки разделительного трансформатора 34, и прекратится протекание тока через анод 38, а следовательно, закончится формирование импульса на резисторе 36. Аналогично происходит формирование импульсов 63 на резисторе 35 в момент выключения транзистора б ключа 4. Для исключенйя сквозного тока и перенапряжений

I в стойке инвертора ключами 3 и 4 надо управлять таким образом, чтобы только после выключения одного транзистора включался другой. В данном случае транзистор б ключа 4 должен быть включен в момент t т.е. момент егО включения должен быть задержан на время -t . Полученные импульсы задержки с резисторов 35, . 36 можно было бы испольэовать для управления однотактными усилителями мощности. Однако, тогда потребовался бы на каждый силовой ключ индивидуальный основной, усилитель мощности. Задача использования одного обще ,го усилительно-развязывающего узла для управления, всеми транзисторами решается путем введения дополнительного усилителя мощности 49, управляемого триггером 48, на тактовый вход которого поступают импульсы напряжения с резисторов 35, 36 через нормирующую схему 42. При этом напряжения на входах логического элемента

47 и на тактовом входе триггера 48 соответственно показаны на диаграммах 64, 65, 66. На управляющие входы триггера 48 поступают импульсы напряжения с выходов 13, 14 разделителя импульсов 7, связанных со входами усилительно-развязывающего узла 9.

30 При этом на выходах триггера 48 формируются импульсы напряжения, представленные на диаграммах 67 и 68, и управление дополнительным усилителем мощности 49 по отношению к уси35 лительно-раэвязывающему узлу 9 происходит с задержкой на интервал времени, равный t — t .

Рассмотрим формирование управляющего напряжения транзистором 6 ключа 4. Напряжения на вторичных обмотках выходных трансформаторов 10 и

54 усилительно-развязывающего узла

9 и дополнительного усилителя 49 мощности соответственно показаны на

45 диаграммах 69 H 70. Амплитудное значение напряжения импульсов 70 несколько превышает амплитудное значение импульсов напряжения 69 и поэтому в момент времени t, когда на вторичной обмотке трансформатора 10 усили5О. тельно-раэвязывающего узла 9 возникает отпирающее напряжение для транзистора 6 ключа 4, транзистор остается в закрытом состоянии, так как к его управляющей цепи через откры55 тый диод 56 прикладывается запирающее напряжение со вторичной обмотки трансформатора 54 дополнительного усилителя 49 мощности. В момент сответствующий выходу транзистора

60 5 ключа 3 в активную область, напряжение на вторичной обмотке транзистора 54 дополнительного усилителя 49 мощности меняет полярность, диод

56 закрывается, и к управляющей цепи транзистора б ключа 4 прикладывается

748788

7 — "отпирающее напряжение со вторичной обмотки трансформатора 10 усилительно-раэвязывающего узла 9. В момент когда напряжение на вторичной обмотке трансформатора 10 меняет полярность, диод 56 остается запертым, и к транзистору б ключа 4 при кладывается запирающее напряжение со вторичной обмотки трансформатора

10. В момейт меняется полярность напряжения на вторичнбй обмотке 10 трансформатора 54 дополнительного усилителя 49 мощнбсти, и к управляю" щеМУ переходу транзистора б ключа 4

="ЩйТсйадйвается запирающее" йапряжение через открытый диод 56 со вторичной обмотки трансформатора 54. Таким образом, на управляющем переходе транзистора б формируется напряжение, показанное на диаграмме 71.

Использование в описанном устройстве блока задержки импульсов управ- 20 ления выгодно отличает предлагаемое уСтройство для-уйрйвления транзисторами переключающей схемы от указан ного прототипа, так как полностью устраняются сквозные токи и перенап- 25 ряжения в переключающей схеме, управляемой таким устройством. Причем, это преимущество приобретает особую ценность, если учесть, что переключающая схема, управляемая предлагаемым 30 устройством, может работать на изменяющуюся по величине нагрузку ° При испытании макета переключающей схемы в качестве которой был выбран- однофазный мосТовой инвертор напряжения 35 мощностью 300 ВА, было установлено, что при управлении инвертора от предлагаемого устройства его КПД Увеличился на 9% по сравнению с тем, что ймел ийвертор при управлении era от 40 известного устройства. Ток холостого хода уменьшился в 40 раэ (с 80 мА до 2 мА) "при частоте переключения - силовых ключей 400 Гц и. в 36 раэ (c

110 мА до 3 мА) при частоте переключения силовых ключей 1000 Гц. В результате эксперимента было установ-, """ лено, что ток холостого хода в испытуемом инверторе„ управляемом предлагаемым устройством, обусловлен лишь только потерями мощности в выходном трансформаторе и обратными токами силовых диодов и транзисторов ключей инвертора.

В результате существенно улучша- 55 ются энергетические характеристики переключающей схемы за счет уменьшения динамических параметров в силовых транзисторах, особенно в тех случаях, когда в роцессе работы 60 ймеет место измейенйе тока Hh?ðóýêè в широком диапазоне.

За счет исключения перенапряжений на- транзисторах, повышается также .надежность переключающей схемы.

Формула изобретения

1. Устройство для управления транзисторами переключающей схемы, в состав которой входят m пар противофаэно работающих транзисторов, содержащее распределитель импульсов задающего генератора и усилительноразвязывающий узел, выходами через ограничивающие резисторы связанный с управляющими цепями транзисторов переключающей схемы, а входами подключенный к выходам распределителя импульсов задающего генератора, о т л и ч а ю щ е е с я тем, что, с целью улучшения энергетических показателей переключающей схемы за счет устранения сквозных токов и перенапряжений в транзисторах переключающей схемы, оно дополнительно снабжено блоком задержки импульсов управления, 2 входов которого подключены параллельно транзисторам переключающей схемы, 2 выходов — параллельно управляюшим цепям укаэанных транзисторов, а К входов соединены с выходами распределителя импульсов задающего генератора.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок задержки импульсов управления, например, для однофазного мостового инвертора напряжения содержит вспомогательный усилитель мощности с трансформаторным выходом, входы которого образуют одни из К входов блока задержки импульсов управления, узел контроля состояния силовых транзисторов, включающий в себя два разделительных трансформатора, первичная обмотка каждого иэ которых через резисторы подключена параллельно первичной обмотке выходного трансформатора вспомогательного усилителя мощности, а вторичные обмотки, последовательно соединенные с диодами, образуют m входов блока задержки импульсов управления, причем точки соединения первичных обмоток разделительных трансформаторов с резисторами подключены

Ко входам нормирующих схем, выходы которых связаны с тактовыми входами . триггеров, управляющие входы которых образуют другие из К входов блока задержки импульсов управления, а также два дополнительных усилителя мощности, входами подключенные к выходам указанных триггеров.

Источники информации, принятые во внимание при экспертизе

1. Ромаш Э.М. Транзисторные преобразователи в устройствах питания радиоэлектронной аппаратуры. "Энер- . гия", М., 1975, с. 125, 129-130.

2. Пьяных Б.Е. Исследование несимметричных режимов преобразователя

Частоты с однократной модуляцией. Диссертация на соиск. учен. степ. канд., техн .наук,AH УССР,К.,1972,с.2 2-215.