Цифровой генератор функций

Цифровой генератор функций

Иллюстрации

Показать все

Реферат

 

O rI И С А Н И Е п,750467

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Соцнвлистически к

Республик (6I ) Дополнительное к авт. свил-ву (22) Заявлено 08.06.78 (21) 2631175/18 — 24 (5%)М. Кл.

G 06 F !/02 с присоелинением заявки Ж

Гввударственный ком нтет

СССР (23) Приоритет вв делан нзобретеннй н вткрытнй

Опубликовано 23.07.80. Бюллетень М 27 (53) УДК681.325 (088.8) Дата опубликования описания 23,07.80 (72) Авторы изобретения

В. И, Потапов, А, Н. Флоренсов и М. Ю. Плотников (7I) Заявитель

Омский политехнический институт (54) ЦИФРОВОЙ ГЕНЕРАТОР ФУНКЦИЙ

Изобретение относится к вычислительной технике и может быть использовано для аппара. турной реализации аналитических функций в специализированных и универсальных быстродействующих цифровых вычислительных машинах.

Известно устройство, содержащее преобразователь временного интервала в последовательность импульсов, блок весовых коэффициентов, выходной счетчик-регистр, блок дета кодирования и блок памяти (1).

Недостатки — большой объем памяти и низкое быстродействие.

Известен также цифровой генератор функций, содержащий регистр младших и регистр старших разрядов аргумента, первый, второй третий, четвертый и пятый блоки памяти, первый и второй коммутаторы, сумматор, буферный регистр, регистр результата и блок управления, причем выход регистра старших разрядов подключен к адресным входам первого, второго и третьего блоков памяти, выходы первого и второго блоков памяти через первый коммутатор подключены к первому, а выход второго коммутатора — ко второму входу сумматора, выход которого подключен ко входу буферного регистра и регистра результата, выходы блока управления подключены к управляющим входам первого и второго коммутатора. Кроме того, он содержит блок сдвига и преобразователь прямого кода в дополнительный, причем выход регистра младших разрядов аргумента подклю. чен к адресному входу четвертого блока памяти, выход которого соединен с первым входом второго коммутатора, выход сумма-. тора подключен к адресному входу пятого блока памяти, выход которого, а также выход буферного регистра соединен с соответствующимивходамиблока сдвига, выход блока сдвига подключен к информационному, а выход третьего блока памяти — к управляющему входу преобразователя прямого кода в дополнительный, выход которого подключен ко второму входу второго коммутатора (2).

Недостатком данного цифрового генератора функций является относительно большая суммарная емкость используемых в нем блоков памяти, 750467

15

30 что ограничивает применение его в универсалыпях ЦВМ.

Цель изобретения — сокращение объема оборудования при незначительном (не превосходящем времени одного сложения) уменьшении быстродействия устройства, Поставленная цель достигается тем, что в известное устройство введены второй преобразователь прямого кода в дополнительный и блок коррекции, причем первый выход регистра стар|них разрядов аргумента подключен ко входу блока коррекции, а второй выход подключен к управляющим входам блока коррекции, второго преобразователя прямого кода в дополнительный, и второму управляющему входу первого преобразователя . прямого кода, в дополнительный, выход блока коррекции подключен. ко входам первого, второго и третьего блоков памяти, выход регистра младших разрядов аргумента подключен к входу второго преобразователя прямого кода в дополнительный, выход которого подключен ко входу четвертого блока памяти.

На чертеже представлена блок-схема пред- 2s лагаемого устройства.

Устройство состоит из последовательно соединенных регистра 1 старших разрядов аргумента и блока 2 коррекции, выход которого подключен к адресным входам первого, второго и третьего блоков 3, 4, 5 памяти из первого и второго коммутаторов 6 и 7, управляющие входы которых подсоединены к блоку 8 управления, а выходы — к первому и второму входам сумматора 9. Выход сумматора 9 подключен ко входам регистра 10 результата и буферного регистра 11, а выход буферного регистра 11 через первый вход блока 12 сдвига и первый преобразователь 13 прямОГО кода В дополнителы|ыи ко входу 40 второго коммутатора 71 другой вход которого соединен с выходом четвертого блока 14 памяти, Кроме того, в состав устройства входят последовательнб соединенные регистр 15 младших разрядов аргумента и второй преоб- 45 разователь 16 прямого кода в дополнительный, выход которого подключен к адресному входу четвертого блока 14 памяти, а также пятый блок 17 памяти, адресный вход которого соединен с выходом сумматора 9, а выход подключен к второму входу блока 12 сдвига, Выходы первого и второго блоков 3 и 4 памяти подключены ко входам первого коммутатора 6, а выход третьего блока 5 памяти — к первому управляющему входу первого преобразователя 13 прямого кода в дополнительный. Кроме того, младший разряд регистра 1 старших разрядов аргумента подключен к управляющим входам второго преоб4 разователя 16 прямого кода в дополнительный, блока коррекции 2 и ко второму управляющему входу первого преобразователя 13 прямого кода в дополнительный.

Работа цифрового генератора функций осуществляется следующим образом.

В первом такте работы устройства, в зависимости от значения младшего разряда хх регистра старших разрядов аргумента, значения узловой точки ХО и приращения аргумента лХ хранящихся соответственно на ре) гистрах старших и младших разрядов аргумента 1 и 15 с помощью блока коррекции 2 и второго преобразователя 16 прямого кода в дополнительный преобразуются в значения

Zi и hZ, в соответствии с соотношениями:

О ,Е Л|4 Х =О ьх,Qcnu Х, =О о

О X ++2.",е ли Х =т 2 -лх,Еспц Х 1

Значение приращения Ь7, поступает на адресный вход четвертого блока памяти, в котором хранится таблица значений 4 22 2 и с выхода этого блока памяти значение fog йЕ передается через второй коммутатор 7 на второй вход сумматора 9. Одновременно, в этом жс такте, значение Z, образованное на выходе блока 2 коррекции, поступает на адресные входы первого, второго и третьего блоков 3, 4, 5 памяти хранящих соответственно, таблицы значений р(у ) о p (2 ) (ру ) | И А ЕЗО

В первом такте работы устройства первый коммутатор 6 подключает к сумматору 9 выход первого блока 3 памяти, так что на выходе сумматора 9 в результате сложения поступивших на входы чисел (og (F(е и t og Л2. образуется значение fîg (Л2ф Ц характеристика которого запоминается на буферном регистре 11, а мантисса передается на адресный вход пятого блока 17 памяти, хранящего таблицу значений 2.

Во втором такте работы мантисса логарифма сс у (ь) " (ХО) )„поступившая на адресный вход пятого блока 17 памяти, потенцируется таблицей, хранящейся в этом блоке памяти, и с помощью блока 12 сдвига, учитывающим характеристику бф (|.1Е "

"l1 (Z )1), сдвигается на требуемое чйсло разрядов, образуя значение ЛЕ Р (ЕО)! которое передается на первый преобразователь

13 прямого кода в дополнительный. Этот преобразователь в случае Sifts ((Z ) =1 на. первом управляющем входе и $11(Х„)=1 на втором управляющем входе, а также в случае S)g)1(" (ХО) =-1 и Gn(X )=-.1 на этих входах выдает на выход число, по750467 ступающее на его вход, а при других состояниях управляющих входов образует дополнительный вход иэ числа на входе, взятого с обратным знаком, так что на выходе преобразо вателя 13 прямого кода в дополнительный всегда образуется значение

$1з(Х„) Г (Z.,)ЬХ= Sign(1 (Z )) Sn(g )д ()

Это значение Ьп(М„)Ь2 F (Е„) поступает через второй коммутатор 7 на сумматор 9, складываясь на нем со значением I (Z ), поступившим в этом же такте через первый . коммутатор 6 с выхода первого блока 3 памяти. В результате сложения образуется согласно соотношения F (х) =F(Z ) ygn(p (Z7 )) п(Х ) Ж2 +@фф(2„)) искомое значе ние функции V(X) которое запоминается на регистре 10 результата.

Сокращение объема оборудования, т.е. емкости блоков памяти в рассматриваемом устройстве, связано с меньшей, чем у Хо. разрядностью узловых точек Л, .

Расчеты показывают, что для функции

I (х) =1Ях 0(х()(/4 и для разрядной сетки 1з = 24, 9 = 398 Кбит, Ck = 269 Кбит и, таким образом, выигрыш в суммарной емкости блоков памяти превышает ЗЫ. Для функции F(X) =VX, 1/16 (Х 4 1 и A =24, имеем, соответственно Q = 665 Кбит и 8 = 365 Кбит, а выигрыш в суммарной емкости превышает

55%.

Формула изобретения буферный регистр и регистр результата, причем выходы первого и второго блоков памяти через первый коммутатор второго блоков памяти через первый комм> татор подключены к первому, а выход четвертого блока памяти через второй коммутатор подключен ко второму входам сумматора, выход которого подключен ко входам буферного регистра результата и пятого блока памяти, выход

1О которого подключен ко входу блока сдвига, второй вход которого подключен к выходу буферного регистра, а выход — ко входу первого преобразователя прямого кода в дополнительный, управляющий вход которого

15 подключен к выходу третьего блока памяти, а выход подключен ко второму входу второго коммутатора, выходы блока управления подключены к управляющим входам первого и второго коммутаторов, о т л и20 ч а ю шийся тем, .то, с целью сокращения объема оборудования, в него введены второй преобразователь прямого кода в дополнительный и блок коррекции, причем первый выход регистра старших разрядов аргу25 мента подключен ко входу блока коррекции, а второй выход — подключен к управляющим входам блока коррекции, второго преобразователя прямого кода в дополнительный и второму управляющему входу первого пре30 образователя прямого кода в дополнительный, выход блока коррекции подключен ко входам первого, второго и третьего блоков памяти, выход регистра младших разрядов аргумента подключен к входу второго преобразователя прямого кода в дополнительный, выход которого подключен ко входу четвертого блока памяти.

Цифровой генератор функций, содержащий регистр старшего разряда аргумента, регистр младшего разряда аргумента, первый, второй, третий, четвертый и пятый блоки памяти, первый преобразователь прямого кода в дополнительный, блок сдвига, блок управления, первый и второй коммутаторы, сумматор, буферный регистр и мутаторы, сумматор, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 451989, кл. G 06 F 1/02, 1973.

2. Авторское свидетельство СССР по заявке

No 2528831/18 — 24, кл. G 06 F 1/02, 20.09.77

45 (прототип) .