Арифметическое устройство

Арифметическое устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик () 750483 (6I ) Дополнительное к авт. саид-ву(22) Заявлено 04.05.78 (2! ) 2611789/18-24 с прнсоелиненнем заявки t%(23) Приоритет—

Опубликовано 23.07.80. Бюллетень Ph 27

Дата опубликования описания 28.07.80 (5 l ) M. Кл.

5 06 F 7/38

Государственный комитет

СССР па делам изобретений н открытий (53 ) УД К 68 1.325 (088.8) (72) Авторы

< изобретения

Е. И. Духнич и В. А. Митраков (7I) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО!

Изобретение относится к вычисли» тельной технике и предназначено для использования в специализированных

HBM.

Известны арифметические устройства работающие с информацией представленной в виде векторов, предназначенные для решения задач с большим количеством тригонометрических функций и содержащие сдвиговые регистры, сумматоры-вычитатели и коммутирующие блоки. Такие устройства способны вычислять тригонометрические функции в г х,соек,агсВ Х (1), Однако они обладают недостаточно высоким быстродействием.

Наиболее близким к изобретению по технической сущности является арифметическое устройство, работающее по алгоритму Волдера:

Х„,„=Х.,-Х,у, ", Ил i i 1

I (1) 2 и позволяющее вычислять

V- k(v„cps > - х„ и т = к(х in > — у 1г ) ) л л I

R-аЯ +Ъ (З) л л .8=arctg Ул

Хл у где 7 у. 9 - значения координат и

i > угла на -й итерации;

1, - функция, показывающая

1 направление вращения и равная: для соотношений (2)

Ф, е1Я т 6; (4) для .соотношений (3)

Ф,;=ю п(-у ), (5) где с - угловая постоянная, равная.

I онгсф 2 1 >) °

К- коеффициент удлинения вектора;

Х у Л начальные данные; н н

- номер итерации (< =2, 3, „n), 0483 ф

3 75

Лрифметпческое устройство, реализую- щее алгоритм, содержит три сдвиговых реГистра, три сумматора-вычитателя и два кгммутирующих блока, причем выходы первого и второго сдвигаюших регистро« подключены соответственно ко входам первого и второго коммутирующих блоков, выходы младших разрядов этих регистров подключены к первым входам соответственно первого и второго сумматоров-вычитателей, ко вторьп4 входам которых подключены выходы соответственно «торого и перво о коммутирующих блоко«, выход младшего разряда третьего сдвигающего регистра соединен с первым входом третьего сумматора-вычитателя, второй вход которого соединен с первым вкодом устройства„выходы первого, второго и тре гьего сумматоров-вычптателей

=оодипжпл соответственно с первым, вторь ч и тре .ьим выходами устройства Г2 .

Недостм ком этого арифметическогo

p"t ðot!ñòtt» я«ляется недостаточное быстрод".йствпс, О;. редсляемое временелt выполнения опе1ыпип поворота вектора приблизительно р»«пым t 3 TEtvtoB где Yl - разряднос.ть операндов, Цель изобретения — повышение быстродействия арифметического устройства

1 >;;иди-1)а „ !

1оста«леппая цель достигается тем, то в ариф:. етпческое устройство, содержа!iL Трп сд«игающих регистра, три сумма ра--вычитателя и два коммутирующих бло: .а, причем выходы первого и второго сдвпгающик регистров подключены соот= ветст«аппо ко входам первого и второго коммутирую:цих блоков, выходы младших разрядов зтпх регистров подключены к первым «ходам соответственно первого и второго сумматора-вычитателей, ко вто-, рым входам которых. подключены выходы соотьатс.твенно второго и первого коммутирующих блоков, выход младшего разряда третьего сдвигающего регистра соединен с первым входом третьего сумматора«вычитателя, второй вход которого соединен с первым входом устройства, выходы первого, второго и третьего сумматора-вы« читателей соединены соответственно с первым, вторым и третьим выходами устройства, дополнительно введены третий, четвертый и пятый коммутируюшие блоки и первый, второй и третий реверсивные счетчики, причем входы третьего„ четвертого и пятого коммутирующих. блоков соединены соответственно с выходами первого, второго и третьего сумматоров-вычитателей, а выходы этих коммути рующих блоков соединены соответственно с входами первого, второго и третьего сдвигающик регистров, первый, второй и третий реверсивные счетчики соединены шинами обмена информацией соответственно с первым, вторым и третьим сдвигающими регистрами, а счетные входы этих счетчиков соединены соответственно со

1О вторым, третьим и четвертым входами устройства.

При работе устройства учитывается тот факт, что старшие (=2) разрядов переменных Х;, у;, 9;, на i -й д итерации могут изменяться только перено сами или займами из младших (rl - i +2) разрядов. Это дает возможность производить вычисления по алгоритму (1) в два этапа: на -той итерации вначале

20 (как и в известных устройствах эа (о-t+2) тактов производится суммирование (вычитание) младших разрядов на комбипационных последовательных сумматорах-вычитателях, а затем за один такт

25 выполняется суммирование старших разрядов с переносом (займом) иэ младших разрядов в счетчиках. Таким образом, чем больше номер итерации, тем быстрее ои а вы пол няе тся.

30 На чертеже показана структурная скема предлагаемого устройства.

Схема содержит сдвигающие регистры

1 — 3, коммутирующие блоки 4 - 8, реверсивные счетчики 9 — 11, сумматоры-

35 вычптатели 12 — 14, выход 15 Х, выход 16 У, выход 17 Z, выход 18 угловой постоянной, счетные входы 19 - 21 счетчика.

При работе по алгоритму (l) устрой4о ство работает следующим образом.

2 X;, У, и 6; хранятся соответственно в сдвигаюших регистрах 1 — 3 (-2) старших разрядов )Li, У; и 8; переданы в счетчики 9 - 11 соответственно, 45 С началом очередной итерации по команде из устройства управления коммутирующие блоки 5 и 6 соединяют соответствующие выкоды регистров 1 и 2 со входами сумматоров-вычитателей 13 и

50 12 так, что на вход сумматоравычи-(- 2) тателя 13 поступает Х;. 2, а на вход сумматора-вычитателя 12 поступает У;. 2 >; коммутирующие блок 4, 7 и 8 соединяют соответствующие входы

ss регистров 1 и 2 с выходами сумматоров-вычитателей 12 14 так, чтобы значения сумм (разностей) (и- i +2) младшик разрядов координат и угла за30

55

5 75 писывапись в (д — i +2) младших разря-дов сдвигающих регистров.

Значение ; с выхода сдвигающего регистра 1 подается на второй вход сумматора-вычитатепя 12, где в соответстВии с );; вычитается (суммируется) с

JJ; 2 Ц, поступающим с выхода коммутирующего блока 6, Значение (0- +2) младших разрядов + )+4, полученное на выходе сумматора-вычитатепя 12, записывается через коммутирующий блок 4 в (n- i +2) младших разрядов сдвигающего регистра 1, Аналогичным образом производится запись младших разрядов У +4 и 6;.+4 через коммутирующие блоки 5 и 8 в (n — +2) младших разрядов, сдвигающих регистров 2 и 3.

После выполнения (A-I +2) тактов сдвига в младших разрядах сдвигающих регистров арифметического устройства получают (n- i +2) младших разрядов (1, +)-х значений координат и угла, а также сформированы значения переносов из этих разрядов в старшие. Процесс сдвига заканчивается.

Затем в устройстве управления анализируются значения переносов, полученных на выходах сумматоров и поступающих в устройство управления по линиям 15—

17. При этом, если значение переноса при образовании Х 4 равно 1 иs>g>k;1

ЮЯ У к старшим разрядам координаты х;, хранящимся в счетчике 9, прибавляется "1", поступающая иэ устройства управления по входу 19. Если же значение переноса при образовании

Х1+< равно"1" и gn g = s р у; к старшим разрядам координаты х; прибавляется "-1", При переносе, равном

0, содержимое счетчика 9 остается беэ изменений.

Если значение переноса при образовании У 1+4 равно 1" и s>gng; = S>AX;, к старшим разрядам координаты У; хранящимся в счетчика 10, прибавляется "1", поступающая из устройства управления по входу 20. Если же значение переноса при образовапии У 4 равно 1"

g Sign g, Ф ь дпХ;, к старшим разрядам координаты v;, прибавляется "-1".

При переносе, равном О, содержимое счетчика 10 остается без изменений.

Если значение переноса при образовании 81 „равно 1 и ;= — 1, к стар- шим разрядам значения угла 9;, хранящимся в счетчике 11, прибавляется 1 поступающая из устройства управления

0483 6 по входу 21. Если же значение переноса при образовании 8;+ „равно 1" и

= +1, к старшим разрядам угла 8;

l прибавляется «-1". При переносе, равном "О, содержимое счетчика 11 остается без изменений.

После образования старших разрядов переменных их значения.по шинам обмена информаций передаются в соответствующие разряды сдвигающих регистров, а затем (-1) старших разрядов передаются иэ регистров в счетчики дпя выполнения следующей итерации.

На этом итерация заканчивается, и процесс повторяется halo выполнения заданного количества итераций.

В конце операции результаты х „

У и 8 + могут быть сняты с соответИ+4 ствующих им выходов 15 — 17.

Зффективность изобретения заключается в повышении быстродействия арифметического устройства приблизительно в два раза, достигаемым за счет вьщопнения суммирования старших разрядов, с переносом из младших разрядов, в счетчиках за один такт.

Формула изобретения

Арифметическое устройство, содержащее три сдвигающих регистра, три сумматора-вычитатепя и два коммутирующих блока, причем выходы первого и второго сдвигающих регистров подключены соответственно ко входам первого и второго коммутирующих блоков, выходы младших разрядов этих регистров подключены к первым входам соответственно первого и второго сумматоров-вычитателей, ко вторым входам которых подключены выходы соответственно второго и первого коммутирующих блоков, выход младшего разряда третьего сдвигающего регистра соединен с первым входом третьего сумматора-вычитателя, второй вход которого соединен с первым входом устройройства, выход первого, второго и третьего сумматоров-вычитателей соединены соответственно с первым, вторым и третьим выходами устройства, о т и ичающие ся тем, что, сцепьюповышения быстродействия устройства, в него введены третий, четвертый и пятый коммутирующие блоки и первый, второй и третий реверсивные счетчики, причем входы третьего, четвертого и пятого коммутирующих блоков соединены соответственно с выходами первого, второго

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

% 550634, кл, G 06 t 7/38, 1975, 2, Парини. Система ДИВИК для решения сложных навигационных задач, Электрони щ», 1966, % 18 (прототип).

7 750483 8 .и третьего сумматоров-вычитателей, а- рым, третьим и четвертым входами уст выходы этих коммутиру ющих блоков сое- ройства, динены соответственно с выходами первого, второго и третьего сдвигающих регистров, первый, второй и третий реверсивные счетчики соединены шинами обмена информацией соответственно с пер вым, вторым и третьим сдвигающими регистрами, а счетные входы этих счет чиков соединены соответственно со втоЦНИИПИ Заказ 4468/19 Тираж 751 Подписное

Филиал ППП «Патент, г. Ужгород, ул. Проегтнай, 4