Устройство для связи процессора с оперативной памятью

Устройство для связи процессора с оперативной памятью

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22).Заявлено 26.06.78 (21) 2634984/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 23.07.80. Бюллетень № 27

Дата опубликования описания 27.07.80

Союз Советских

Социалистических

Реслублии ()750489 (51) М Кл з

G 06 F 13/00

Гюсудерстеенный камнтет (53) YZI,К 681.322..2 (088.8) па делам изобретений н атерытнй (72) Авторы изобретения

В. Н. Харитонов, B. И. Аноприенко, Е. Я. Белалов, Я. М. Лихтер и В. Г. Мельниченко

Киевский ордена Трудового Красного Знамени завод вычислительных и управляюгцих машин (71) Заявитель (54) УСТРОИСТВО ДЛЯ СВЯЗИ ПРОЦЕССОРА

С ОПЕРАТИВНОИ ПАМЯТЬЮ

Изобретение относится к вычислительной технике и может быть использовано при разработке электронных цифровых вычислительных машин.

Для современных универсальных ЭЦВМ характерны семейства машин, в которых для всех представителей данного семейства используются одни и те же наборы команд и форматы операндов. Наиболее распространенным является набор команд и наборы операндов систем IBM 360 (IBM 370) и

ЕС ЭВМ (1) .

В этих системах используются команды трех форматов: полуслово, "лово и три полуслова. Операнды могут быть фиксированных форматов: полуслово, слово, двойное слово, и переменного формата с кратностью в один байт.

Данные системы с точки зрения разрядности ячейки устройств оперативной памяти (ОП) и разрядности обрабатывающего устройства (ОУ) характеризуются широким диапазоном технических решений. Причем упомянутые разрядности могут совпадать и могут отличаться друг от друга.

Так, в машине IBM 360 модель 30 разрядности ОП и ОУ совпадают и равны одному байту. В машинах IBM 360 модель

40 и ЕС 1020 разрядность ОП равна двум байтам, а разрядность ОУ вЂ” одному байту.

В другом конце диапазона (в мощных ЭЦВМ разрядность ОП достигает восьми байтов и вь1ше. Каждое техническое решение выбирается исходя из необходимости обеспечить требуемое быстродействие при минимальной стоимости оборудования. тл В младших моделях данных систем во многих случаях при выборке из ОП команд или операндов требуется несколько обращений к оперативной памяти, при этом резко снижается быстродействие. В старших моделях объем информации, пересылаемый

15 за одно обращение к ОП, часто содержит избыточную информацию, которая не будет использована в данной команде. В этих случаях избыточность в оборудовании обеспечивает высокое быстродействие для команд

1 обрабатывающих максимальные форматы информации.

Наиболее близким к данному изобретению техническим решением является устройство для связи процессора с оперативной

750489

4$

56

$S памятью, Lî;iñðæàøåå блок i, ïðÿâëåíèÿ, верный вход которого является входом микроопераций устройства, второй вход входом младших разрядов адреса обращения устройства, третий вход — входом счета последнего байта устройства, четвертый вход соединен с выходом индивидуальных сигналов блока управления оперативной памятью, первый выход блока управления соединен со входом сигналов управления блока управления оперативной памятью, второй выход соединен со входом масок регистра приема масок, входной регистр оперативной памяти, входом соединенный с выходом выходного регистра оперативной памяти, через информационные шины с выходом выходного регистра процессора и со входом входного регистра процессора, управляющий вход которого соединен с третьим выходом блока управления, регистр записи, регистр чтения, выход которого соединен с первым информационным входом регистра записи, второй информационный вход которого соединен с выходом регистра приема информации оперативной памяти, управляющий вход регистра записи соединен с выходом регистра приема масок, выход регистра записи соединен с информационным входом оперативной памяти, первый управляющий вход которой соединен со вторым выходом блока управления оперативной памятью, второй управляющий вход соединен с выходом регистра адреса, информационный выход оперативной памяти соединен с информационным входом регистра чтения, выход старших разрядов нходного регистра оперативной памяти соединен с адресным входом блока управления оперативной памятью, а информационный выход входного регистра оперативной памятью соединен с информационными входами регистра приема информации оперативной памяти и регистра адреса, управляюгций вход которого соединен с третьим выходом блока управления оперативной памятью, четвертым выходом соединенного с управляющими входами регистра приема масок (2).

Поскольку для большинства случаев пересылаемая информация не используется в ОУ срезу же по поступлении из ОП и для памяти на ферритовых сердечниках время выдачи информации из блока выборки значительно выше времени срабатывания блоков, построенных на интегральных микросхемах, то пересылка двойными словами является недостатком, который выражается в использовании избыточного оборудован я.

В данном случае это оборудование представляет собой схемы передатчиков (приемников), построенные на специальных элементах, и радиокабели с высокочастотными разьемами.

Пересылка двойного слова порциями снизит затраты дорогостоящего оборудова5

16

1$ ю

ы эо

33

4 ч ния и габариты устройств при сохранении высокого быстродействия.

Цель изобрстения — — уменьшение объема оборудования при сохранении высокого быстродействия.

Поставленная цель достигается тем, что устройство содержит коммутатор признаков чтения, формирователь признаков чтения, блок задания режима: первый вход которого является входом микроопераций устройства, второй вход — входом младших разрядов адреса обращения устройства, третий вход-входом кода переменного формата устройства, а выход соединен с первым информационным входом выходного регистра процессора, второй, третий и четвертый информационные входы которого являются соответственно входами адреса обрашения, первого информационного слова и второго информационного слова устройства, управляюший вход выходного регистра процессора соединен с четвертым выходом блока управления, управляющий вход формирователя признаков чтения соединен с пятым выходом блока управления оперативной памятью, а информационный — с выходом разрядов приема признака чтения регистра адреса, выход формирователя признаков чтения соединен с управляюшим входом ком мутатора признаков чтения, информационный вход которого соединен с выходом регистра чтения, а информационный выход — с информационным входом выходного регистра оперативной памяти.

На чертеже представлена блок-cxeva устройства.

Устройство содержит блок 1 управления, блок 2 задания режима, оперативную память 3, регистр 4 адреса, выходной регистр 5 процессора, .входной регистр 6 процессора, регистр 7 записи, регистр 8 чтения. регистр 9 приема масок, блок 10 управления оперативной памятью, регистр 11 приема информации оперативной памяти, коммутатор 12 признаков чтения, формирователь 13 признаков чтения, выходной регистр 14 оперативной памяти, входной регистр 15 оперативной памяти.

Устройство работает следующим образом.

Обращение к ОП начинается по микрооперациям, поступающим в устройство на второй вход блока I управления из устройства управления процессором. Для каждого вида обращения — чтение, запись — чтение, запись — должны предусматриваться отдельные микрооперации. Так как операнды могут быть различных форматов, то для каждого вида записи должна предусматриваться отдельная микрооперация: запись байта, запись полуслова, запись слова, запись двойного слова, запись информации переменной длины. Операции чтения производятся с формированием информации. Для каждого вида формирования предусматривается отдельная микрооперация: чтение без форми750489

5 рования с передачей информации в естественной последовательности, чтение с формированием по адресу обращения, чтение с формированием по специальным признакам.

Таким образом, состав микроопераций должен обеспечить широкие функциональные возможности.

По второму входу выходного регистра 5 процессора в устройство поступает адрес обращения, младшие разряды которого подаются на второй вход блока 2, по третьему входу выходного регистра 5 процессора поступает первое информационное слово, а по четвертому входу — второе информационное слово, подлежащее записи, каждое по четыре байта. В зависимости от микрооперации может потребоваться запись от одного до восьми байтов. Номера байтов, информация которых будет записана в ОП, задаются единичными значениями соответствующих разрядов маски. Восьмиразрядный код маски формируется блоком 1 и пересылается в ОП через второй выход двумя порциями по четыре разряда одновременно с информационными словами, подлежащими записи. Код маски формируется в зависимости от микрооперации записи, младших разрядов адреса, определяющих адрес байта в границах двойного слова, и дополнительного кода, который при записи переменного числа байтов указывает адрес (номер) последнего записываемого байта. Этот код формируется в устройстве управления

ЭЦВМ на счетчике последнего байта при командах, которые обрабатывают операнды переменных форматов. Выходы этого счетчика поступают в устройство на третий вход блока 1. При выполнении этих команд также формируются специальные признаки, по которым при чтении из ОП по соответствующим микрооперациям вырабатывается код формирования. Таким признаком может быть, например, код разности младших разрядов адресов обрабатываемых операндов.

Эти признаки поступают в устройство на первый вход блока 1. Получив сигнал микрооперации, блок 1 выдает признак наличия операции и признак типа операции, а через регистр 5 — адрес обращения и. код формирования. По признаку наличия операции

ОП в блоке 10 сравнивают разряды адреса, определяющие номер куба.с кодом присвоенного ему HQMepa. ОП, у которой произойдет сравнение, с блока 10 выдает сигнал

«принято» или «занято» на четвертый вход блока 1 в зависимости от того, готово ли оно обрабатывать данный запрос. Если ни одно из устройств не ответит на обращение, то ситуация расценивается как нарушение адресации, т. е. программа указывает на несуществующий в данной конфигурации адрес ОП, что приводит, в конечном итоге, к прерыванию программы. Куб ОП, выдавший сигнал «принято», производит прием адреса обращения в регистр 4, фиксирует в блоке 10 признак типа операции и запуска50

К этому времени формирователь 13 на своих выходах вырабатывает управляющие потенциалы, которые поступают .на вход коммутатора 12.

Формирователь 13 в зависимости от кода формирования вырабатывает управляющие потенциалы, которые обеспечивают выдачу байтов в первом и втором словах, пересылаемых в процессор. Временное стробирование производится по сигналам из блока 10. Блок 10 в операциях чтения выдает разрешающий сигнал на регистр 14. Таким

6 ет цикл выборки из оперативной памяти.

При операциях запис1 вслед за адресом по управляюгцим сигналам из блока регистр 5 выдает первое слово для записи, а через некоторое время — второе слово.

Для каждой посылки блок 1 формирует на выходе специальные признаки, которые служат для синхронизации приема в ОП этих посылок. Информационные слова принимаются в регистре 11 по управляющим сигналам из блока 10. Первое слово принимается в первую часть регистра, второе— во вторую часть. Одновременно с информационными словами выдаются соответствующие разряды масок, которые принимаются в первую и вторую части регистра 9.

Для памяти на ферритовых сердечниках

1 все эти операции успевают завершиться до конца цикла выборки. В результате выполнения этого цикла информация фиксируется в регистре 8, с которого поступает на входы регистра 7 и коммутатора 12. В го операциях записи в регистре 7 производится коммутация, в результате которой на вход оперативной памяти 3 поступает информация, которая будет записана в цикле записи (регенерация) по адресу, хранящемуся в регистре 4. На выход регистра 7 проходит

zs информация от регистра 11 тех байтов, для которых разряды маски имеют единичные значения, и информация от регистра 8 тех байтов, для которых разряды масок имеют нулевые значения. Таким образом записана тольок та информация, которая необходима при данном обращении. При обращениях записи в блоке 10 не вырабатывается сигнал выдачи информации из ОП.

При чтении из ОП начало работы производится аналогичным образом. Получив микрооперацию, блок 1 вырабатывает признак наличия операции и признак типа операции, которые одновременно с адресом и кодом формирования выдаются и анализируются всеми кубами ОП. Но информационные слова для записи, коды масок и соот4г ветствующие управляющие сигналы не вырабатываются. Куб ОП, который воспринял данное обращение, принимает в регистр 4 код формирования и адрес. В регистре 9 по сигналу из блока 10 фиксируются нули.

В конце цикла выборки информация, хра4» нящаяся по адресу, код которого запомнился в регистре 4, фиксируется в регистре 8:

750489

Формула изобретения

7 обр, зом, через регистр 14 последовательно ьо времени выдаются первое и второе слова.

Для каждой посылки блок 10 вырабатывает и выдает соответствующие сигналы на четвертый вход блока 1, по которым в блоке 1 формируются управляющие сигналы, поступающие в блок 6 и в устройство управления процессором. По этим сигналам производится стробирование на приемниках и прием и процессоре информации из ОП.

Выдача информации из ОП с формированием в соответствии с описанными правилами обеспечивает значительную экономию оборудования при сохранении высокого быстродействия для преобладающего числа случаев.

Устройство для связи процессора с оперативной памятью, содержащее блок управления, первый вход которого является входом микроопераций устройства, второй вход — — входом младших разрядов адреса обращения устройства, третий вход — входом счетa последнего байта устройства, чет«ертый вход соединен с выходом индивидуальных сигналов блока управления оперативной памятью, первый выход блока управления соединен со входом сигналов управления блока управления оперативной памятью, второй выход соединен со входом масок регистра приема масок, входной регистр оперативной памяти, входом соединенный с выходом выходного регистра оперативной памяти, через информационные пины — — с выходом выходного регистра процессора и со входом входного регистра процессора, управляющий вход которого соединен с третьим выходом блока управления, регистр записи, регистр чтения, выход которого соединен с первым информационны".. входом регистра записи, второй информационный вход которого соединен с выходом регистра приема информации оперативной памяти, управляющий вход регистра записи соединен с выходом регистра приема масок, выход регистра записи соединен с информационным входом оперативной памяти, первый управляющий вход которой соединен со вторым выходом блока управления оперативной памятью, второй управ5 о

25 зо

35 ао

45 ляющий вход соединен с выходом регистра адреса, информационный выход оперативной памяти соединен с информационным входом регистра чтения, выход старших разрядов входного регистра оперативной памяти соединен с адресным входом блока управления оперативной памятью, а информационный выход входного регистра оперативной памяти соединен с информационными входами регистра приема информации оперативной памяти и регистра адреса, управляющий вход которого соединен с третьим выходом блока управления оперативной памятью, четвертым выходом соединенного с управляющими входами регистра приема масок, отличаюи1ееся тем, что, с целью уменьшения объема оборудования, оно содержит коммутатор признаков чтения, формирователь признаков чтения, блок задания режима, первый вход которого является входом микроопераций устройства, второй вход — входом младших разрядов адреса обращения устройства, третий вход — входом кода переменного формата устройства, а выход соединен с первым информационным входом выходного регистра процессора, второй, третий и четвертый информационные входы которого являются соответственно входами адреса обращения, первого информационного слова и второго информационного слова устройства, управляющий вход выходного регистра процессора соединен с четвертым выходом блока управления, управляющий вход формирователя признаков чтения соединен с пятым выходом блока управления оперативной памятью, а информационный — с выходом разрядов приема признака чтения регистра адреса, выход формирователя признаков чтения соединен с управляющим входом коммутатора признаков чтения, информационный вход которого соединен с выходом регистра чтения, а информационный выход — с информационным входом выходного регистра оперативной памяти.

Источники информации, принятые во внимание при экспертизе

1. Штаркман В. С. Вычислительная система IBM/360. Принципы работы. М., «Сов. радио», 1969.

2. Ларионов А. М. Электронная вычислительная машина ЕС-1050. M., «Статистика». 1976 (прототип) .

750489

Редактор М. Ликович

Заказ 4467/19

Составитель В. Евстигнеев

Техред К. Шуфрич Корректор Г. Решетник

Тираж 751 Подписное

UHHHllH Государственного комитета СССР по делам изобретений н открытий! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4