Запоминающее устройство без разрушения информации

Запоминающее устройство без разрушения информации

Иллюстрации

Показать все

Реферат

 

Союз Советски

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 04.05.78 (21) 2610769/18-24 с присоединением заявки Лев (23) Приоритет— (51) М Кч з

G 11 С 17/02

Государственным комитет

СССР (53) УДК 621.327..66 (088.8) Опубликовано 25.07.80. Бюллетень Ке 27

Дата опубликования описания 28.07.80 по делан изобретений н открытий

И. В. Бурковский, К. В. Богданова, В. Г. Стагцков и И. В. Гольдберг (72) Авторы изобретения (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО БЕЗ РАЗРУШЕНИЯ

ИНФОРМАЦИИ

Изобретение относится к области цифровой вычислительной техники и может быть использовано в запоминающих устройствах без разрушения информации.

Известно запоминающее устройство без разрушения информации на многостверстных ферритовых элементах, содержащее коммутационные поля для подключения оборудования записи информации. Запись информации осуществляется кратковременным касанием штеккера к контактам записи или с помощью выносного контактора с двадцатью контактами, перемещающегося по контактному полю (1) .

Недостатком указанного устройства является возможность разрушения информации при неправильном контактировании в процессе записи из-за отсутствия контроля коммутации.

Наиболее близким к предлагаемому по технической сущности является полупостоянное запоминающее устройство на тороидальных магнитных сердечниках с диаметральными отверстиями, которое содержит блок управления, и запоминающих блоков с входными коммутационными элементами, адресные и разрядные формирователи токов записи с выходными коммутационными элементами, которые в режиме записи подключены к входным коммутационным элементам одного из запоминающих блоков, и дешифратор запоминающих блоков (2) .

Цель изобретения — повышение надежности устройства путем защиты информации при неправильной коммутации.

Указанная цель достигается тем, что в запоминающее устройство без разрушения информации, содержащее блоки памяти, первые входы которых через коммутационные элементы соединены с выходами разрядных и адресных формирователей токов записи, дешифратор выбора блоков памяти, вход которого соединен с первым выходом регистра адреса, дешифратор записи, вход которого соединен со вторым выходом регистра адреса, выходы дешифратора записи соединены с одними из входов адресных формирователей токов записи, третий выход регистра адреса подключен ко вторым входам блоzo ков памяти, блок управления, выход которого соединен с третьими входами блоков памяти, со входами разрядных формирователей токов записи и другими входами адресных формирователей токов записи, введен

750563 блок анализа коммутации, соединенный с блоком упря Влепил, входы блок(! Знал?!За

КОм м ут(I!fill! черсз комм !T(Ill!f0!i!If>)C э 1?! блоков памяти, выходы дешифраторя выбора бЛОКОВ ПЯМЯГ!! СОСДП JIB!II>f С 1!s!TblMlf ВХОДЯм и блоков 1!3!ллт?1, блок анализа KQM муT3 ции cocTQJIT из элРмснта) И и тр?!Гге я, <)!l!fH из гходов которого соеди?!ен с выходом элемента 11, входы элемента И и дpyfoif вход триггера соединены со входами блока ВН3ЛИЗ(l КОМ МУ Я ЦИИ, ВЫХОД ТРИГГ(РЯ СОРДИ НЕН с выходом блока 31?ализа коммутации, 3 каждый блок памяти содержиr < якопитель, коммутяциошцле элементы, деfffH(f)p3Top с:шт),п?ян?!?1, = ëåMBIEJ И и адресный формирователь тонов считывания, выход которого сое31? дннен с одш(м из входов нанопителл, другие

ВХОДЫ Н 3 К 0 Г! И ТЕЛ Я С 0(ДИ Н (I l bl С I ГЕ Р В Ы М И В Ыходами коммутя! IIIOEIffbl < эл< мРнт<)В, B)(o!IIif котОрых (.ОРдннсны с пег)в>?>!Ми и четвсрты.

MH Входа ihf II блОE<3 !li\ Ivf 3TH, BToj)blc Вlif Yо!Jbl коммутационных элеме!пов соединены с одпим из входов э,(!См:f!Tf! И и с пятым Входом блок(1 памяти, в?!Хо!1, элсме!пя 1! сое JH!Ie!! с первым Входо;1 дешифрятора считывания, BTOPOH 3 0Ä K0TOP010 IIO fK, II0

И сосди?геl! с третьим Входом блока IIBMHfl ти, выход ден!?!(1)ратора сч?!Тыва?!?!л сосдн1JcEE с0 ВходОМ ядрссиОГО (<1)017 м?!ровят\ л?! TÎков считывания.

Ня чертея<е изображена блок-схема предлагаемого устройства. < ff

0»о сод<.ржнт блоки 1, — J„TJBM5)T?l> KoAJмутяцнонни?е 3!1(.MBHTbI 2< — )«), ра )ps! öíû< и адресные формирователи 3 и 4 "îêîâ записи, регистр 5 адреса, дешифратор 6 записи, блок 7 управления, дешифратор 8 выбора блоков нямлти, блок 9 анализа коммутации, который выполнеи ня триггере 10 и элементе 11 И. Ея)кд!!й блок памяти содержит коммутационные элементы !2, — 12„, дешифратор !3 считьп)я ил, адресныи форм ировят J!b 1 4 тОкОВ считывания> э)!ем с?!т

15 И, накопитель 16, соединительные кабели

17< — 17„„.

Устройство работает слсдиощ??ч образом.

В режиме считывания блок 7 управле?шя устанавливает триггер !О блока 9 анализа коммутации в нулевое состояние, которое не меняется из-зя отсутствия опроса элемента

1! И блоком 7 управления, В соответствии с кодом адреса, установленном в регистре

5 адреса, вырабатывается разрешающий r!o-. Jff) тенциал на одном из выходов дсшифратора

8 выбора блоков памяти, поступа!Ощего на вход элемента 15 И соответствующего блока Памяти, который пропускает на вход дешифратора !3 сигнал опроса, вырабатываемый блоком 7 управления. В результате этого опрашивается деши(рратор !3 считывания, который в соответствии с кодом адреса на других его входах производит выборку адресных формирователей 14 токов сч<пывания, Возбуждшоших токи OHроса в накопителе 16).

В режиме зяннсн блок памлги, в котором необходимо записать информацию, например блок l, подключен рязьемами !

2<--!2, с помощ?ло соединительных кабелеи . .,— 17<, к разьемам 2,— 2,Д соответст17 — 17 веш?о. На регистре 5 ядрес3 устанавливаетсН код, В соответствии с которым на выходе дешифряторя 8 вырабятывястсл сигнал, р33решя?он.ий поступление импульса опроса нз блока 7 управления B выбранный блок паMH f?1, на прим(iр В блок 1;. J Jp?l ffa!Iff

63!Он 7 B рс)киме записи BJ>fp3f)3TBJB3cT сигналы Опроса блоков (, 3, 4. В результате этого в накопителе 16 выбранного блока памяти 1< дополнительно к тонам, протекающим В режиме считывания, обеспечиваются адресные и рязр)?днь!е токи записи, формирус?>?ы j)OpM Jf poBQTBлями 4 и 3 и кОммутируемые с помощью элементов 2,— 12,„, 2,— 2,< и соединительных кабелей 17 < — 17„, i (1ccMOòj)им Вя рия и) ы непрd Вил?ПIОЙ ком" мутации и режиме записи, например, с помощью соединительных кабелей 17,— 17in.

К формирователям 3 и 4 оудет подкл!0

CHBн3лЫ 0flpOC3 б !ОКОВ 1,—

1„, 3, 4 не будут сформированы блоком 7 и, тяннм образом, запись информации не произойдет. Аналог?!чным образогл будет заблокировано выполнение записи информации: нри отсутствии хотя бы одной пары разъемов ! 2,— 2„, и 2,— -2 или при несоответствующей их стыковке. Например, разъем 12< с помощь!о соединительного кабеля к разьему 2,)< не обеспечивает стыковку контрольных контактов и соответственно наличие на

2-х входах элемента 1! И сигналов, необходимых для запрета установки в единичное состояние триггера 10.

Использование предлагаемого устройства зя счет введения контроля позволяет избежать разрушении информации при неправильной коммутации, что повышает надежность хранения ииформации в запоминающем устройстве и эффективность использования устройства в составе различных цифровых систем.

Формула. изобретен:т

1. Запоминающее устройство без,:азрушения информации, содер?ка!цее блоки памяти, первые входы которых через коммутационные элементы соединены с выходамп разрядных и адресных формирователей токов записи, деш«!фратор выбора блоков памяти, «в вход которого соединен с первым Выходом регистра адреса, дешифратор 33IIHcif, вход которого соединеи со вторым выходом ре-. гистра адреса, выходы дешифратора записи соединены с одними из входов адресиь!х формирователей токов записи, третий выход регистра адреса подключен ко вторым входам блоков памяти, блок управления, выход которого соединен с третьими входами блоков памяти, со входами разрядных формирователей токов записи и другими входами адресных формирователей токов записи, отличаюи(еесл тем, что, с целью повышения надехкности устройства путем защиты информации при неправильной коммутации, в устройство введен блок анализа коммутации, соединенный с блоком управления, входы блока анализа коммутации через коммутационные элементы соединены с четвертыми входами блоков памяти, выходы дешифратора выбора блоков памяти соединены с пятыми входами блоков памяти.

ЗО

2. Устройство по п. 1, отличаюи«еесл тем, что, блок анализа коммутации состоит пз элемента И и трнпер3. один из входов которого соединен с Выходом элем(.нта И

Входы элемента 11 1!,д1?1 t (?It Вход Т1! 3ÃÃñðë соед!1 нены !..О Вхо:!3".I H блока 3 Н3,! Из.:! комм vT 3 ц f и, В hf ., О д т1? 1 Г E(.Р 3 Г 0 (3 11 ! (. I I с В ч xo?iOAt t?JiOI(3 Ifl3i1tI3EI I(O

3. Уст1)ОЙс? БО по H. 1, Отличп!о!!«Свс(! тем, НТ0 кахкдый б Iol(памяти co;j(1?)I(IT H3 копптель, коммутационные эчсментьк ден!И(1)1)3тор считьпзания, элемент И н адресный (1)ОРМИ1?ОВатс Ih ToK03 счнтыве?ВИЯ, В«>«хО«(которого соедн« еlf с одIIHM из Входов накопителя, другие Входы н(«кон!! Ге:1;! Соединены с псрвымн выходами коммутационных элементов, входы которых соединены с первыми и четвертыми Входамн блока паМЯТИ, BTOPI IO ВЫХО fbi КОММ? Г;!ЦИОН««ЫХ ЭЛСментов соединены с о.!«!!!м из в одов элемента И и с пятым входом блока памяти, выход элемента И соединен с первым входом дешифратора с«нтывания, второй вход которого подключен ко второму Входу блока памяти, другой вход элемента И соединен с третьим входом блока памяти, выход дешнфратора считывания соединен со входом адресного формирователя токов считывания.

? «СТО Пн«КИ ИнфОРмации. принятые во внимание прн экспертизе

1. Тонкие магнитные пленки. Сб. «Запоминающее устройство». Киев, «Наука», 1968, с. 40 — 45.

2. Вопросы радиоэлектроники. 1970, серия 3DT, вып. 56, с. 143 — 151 (прототнп).

750563

Составитель А. Воронин

Редакгор В. Зарванская Техред К. Шуфрич Корректор М. Демчик

Заказ 4474/21 Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4