Устройство для вычисления координат

Устройство для вычисления координат

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистическик

Республик

ОП И

ИЗОБРЕТЕНИЯ

«ii752350

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 070778 (21) 2640956/18-24 с присоединением заявки Нов

{23) Приоритет

Опубликовано 30.0780. Бюллетень N9 28

Дата опубликования описания 300780

Р1) М. Кл.

G 06 F 15/31

Государственный комитет

СССР по делаи. изобретений н открытий (53) НЖ 68Х.3 (088. 8) (72) Авторы изобретения (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КООРДИНАТ блок управления и два арифметических блока, каждый из которых содержит последовательно соединенные первую группу элементов И-ИЛИ, регистр сдвига, вторую группу элементов И-ИЛИ, сумматор-вычитатель, третью группу элементов И-ИЛИ и первый регистр памяти, группу элементов И, блок анализа разрядов множителя, причем управляющие входы регистров сдвига соединены с первым выходом блока управления, управляющий вход первого регистра памяти соединен со вторым выходом блока управления, а информационные входы первого регистра памяти и элементов И-ИЛИ первой группы соединены с соответствующими входами устройства, управляющие входы элементов И-ИЛИ второй и третьей групп подключены соответственно к третьему и первому выходам блока управления, выход регистра сдвига подключен к блоку анализа разрядов множителя, выход сумматора-вычитателя через группу элементов И, управляющие входы которых соединены с четвертым выходом блока управления, подключен ко второму входу регистра сдвига, выходы элементов И-ИЛИ второй группы каждого арифметического блока соедиИзобретение относится к вычислительной и счетно-решающей технике и может быть использовано как вычислительное устройство специализированной ЦВМ при вычислении функциональных зависимостей с расчетом различного типа перемещений, например для вычисления траектории движения режущего инструмента в системах управления станками с числовым программным

10 управлением.

Известно цифровое устройство для преобразования координат, используемое для вычисления по заданным ортогональным проекциям измеряемой вели- 1S чины и величины ортогональных проекций, если определены их фазы, содержащее блок управления, счетчики, генератор импульсов, блоки умножения и суьмирования, шифраторы и компара- 20 торы (1).

Недостатком известного устройства является сравнительно невысокое быстродействие и узкие функциональные возможности, не 1тозволяющие производить вычисление в многомерноМ прост" ранстве.

Наиболее близко по технической сущности к предлагаемому. устройство дпя вычисления координат, содержащее )О

В. A. Кривего, Н. A. МаМатказин, В. A. Иосяков, В. И. Узи нский, М.И.Штейнберг, (О. В.Шуленин и Т.A.ßâoðñêàÿ

752350 неяы с соответствующими входами суммирующе-вычитающего блока, Выход которого через четвертую Группу элементов И-ИЛИ, соединенных управляющими Входами с пятым выходом блока управления, подключен ко входу второГо регистра памяти, управляющий

ВХОД КОТОРОГО СОЕДИНЕН С ШЕСТЫМ BXQ дом блока управления (2).

Иэвесткое устройство обладает достаточным быстродействием, Ho HB решает эадачи вычисления координат точек пересечения заданной прямой с заданной окружностью.

Цель изобретения - расширение класса решаемых задач эа счет возможности вычисления координат точек пересече- 15 ния заданнОЙ прямой с заданкОЙ Окружностью.

Поставленная дель достит«ается тем„ что в устройство, содержащее блок управления и два арифметических блока, »Q каждый иэ которых содержит последовательно соединенные первую Гр ппу «элементов И-ИЛИ, регис — ð сдвига, вторую группу элементов И-ИЛИ, сумматор-вычитатель„ третью группу элементов

И-ИЛИ и первый регистр памяти, причем управляющие входы регистров сдвига соединены с первым Выходом блока управления, управляющий вход регистра памяти соединен со Вторым выходом блока управления, а информационные

Входы пе«рвогo pel истра памяти K элементов И-ИЛИ первой группы соединены с соответствующими входами устройства,управляющие входы элементов И-ИЛИ

ВТороА .и третьей групп подхлючены к третьему и первому выходу блока управления, выход регистра сдвига подключен к входу блока анализа разрядов множителя, Выход сумматора-Вычитателя через группу элементов И, управляющие 40 входы которых соединены с четвертым вы<одом блока управления, подключен

KO ВTOPOMV ВХОДУ РЕГИСТРа СДВИГcL» ВЫходы элементов И-ИЛИ второй группы каждого арифметического блока соединены со входами суммирующе-Вычитающега блока, выход которого через четвертую группу элементов И-ИЛИ„ соединенных управляющими входами с пятым ВыхОДОм блока $ праэлениЯ» пОДклю ц чен ко Входу второго регистра памя4 ти у1травляющий в ход которого поедя» нен с шЕстым входом блока управления, введены два буферных регистра памяти, два дополнительных элемента ИЛИ, две. Дополнительные группы элементов И-ИЛИ, « блок анализа разряда остатка» коммутатор, дешифратор и блок анализа разряда множителя, в первый аркфметический блок введен блок анализа знаковых разрядОВ Остатка e ВО вторОЙ RQM мутатор, вход блока анализа разрядов мнОжителя через дешифратор соединен с ВыхОдом BropQK Q регистра памяти» первый выход дополнительного блока". анализа разряда подключен к первоьц входу элемента MJIH соответствующего арифметического блока, второй вход которого соедичек с выходом блока анализа разрядов множителя соответст1B) lßÖBrо арифметическОГО блОка»третий1 вход через блок анализа знаковых разрядов остатка подключен к выходу реГист эс1 памяти xxepBoro аркфметическОго блока, а выходы элементов ИЛИ сое» цикены с первым и вторым входами блока управления, второй, третий и четвертый входы регистра памяти первого арифметическОГQ блОка сОединены сОответственно с выходом сумматора-вычитателя первого арифметического блока,. Выходом сумматора-вычитателя Второго арифметического блока и разрядным выходом сумматора-вычитателя перНого арифметического блока, соединенного с третьим входом сумматора-вычитателя второго арифметического блока, ВыхОд кОтороГО пОдключен к ВтОрОму входу регистра памяти второго арифметического блока, выход суммярующевычитающего блока через последовательно соединенные буферный. регистр памяти и элементы И-ИЛИ дополнительной группы соединен с третьим входом weментов И-ИЛИ первой Группы соответстьующего блока, вторые входы элементов И-ИЛИ дополнительной группы соеДИ НЕБЫ С ВЫХОДОМ РЕ HCTPB XXBMHTH p ВЫ ход блока анализа разрядов множителя второго арифмети еского блока подключек к первому входу второго дополнительного элемента ИЛИ, второй вход которого соединен со вторым выходом дополнительного блока анализа разрядов множителя, а выход подключен ко

Второму входу блока управления, вход коммутатора соединен с выходом регистра сдвига второго арифметического блока, а его выход подключен к входам двух мяадших разрядов сумматоравычитателя первого арифметического блока, управляющие входы буферных регистров памяти связаны с выходом записи блока управления, управляющий вход дешифратора связан с разрешающим Выходом блоКа управления.

Иа чертеже изображено устройство для вычисления координат. устройство для вычисления координат содержит первый и втор@й арифметические блоки 1 и " первый арифметический блок 1 состоит из первой группы элементов И-ИЛИ 3, регистра

4 сдвига, второй группы элементов

И-ИЛИ 5, суьматора-вычитателя б, третьей группы элементов И-ИЛИ 7, регистра 8 памяти, группы элементов

Й 9, блока 1О анализа разрядов множителя, второй арифметический блок

2 состоит из первой группы элементов И-ИЛИ .11 регистра 12 сдвига, второй группы элементов H-ИЛИ 13, суьиатора-Вычитателя 14, третьей группы элементов И-ИЛИ 15, регистра

16 паьятц, группкою элементов И 17, 752 350 в повернутых координатных осях на угол . Поворот координатных осей на угол в арифметических блоках 1 и 2 устройства производится перемножением координат центра окружности на заданные аргументы угла С. При этом умножение производится в соответствии с необходиьнм числом анализируемых разрядов множителя.

Анализ на состояние разрядов множителя производится в блоках 10 и 18 анализа разрядов множителя. С учетом проанализированных пар разрядов множителя через соответствующие группы элементов И-ИЛИ 7 и 15, осуществляющих необходимый вид преобразования (прямую передачу, инверсную передачу, правый сдвиг, левый сдвиг), значение множимого подается на соответствующие сумматоры-вычитатели б и 14, где образуются частичные произведения с соответствующим значением знакового разряда. Промежуточные частичные произведения сохраняются на регистре результатов в сумматорах-вычитатвлях б и 14, а значащая старшая часть разрядов результатов в такте окончания умножения поступает из обоих арифметических блоков на суммирование в сумматор-вычитатель 20, где производится суммирование производной,а их сумма через группу элементов И-ИЛИ

21 по сигналу с пятого выхода блока

19 управления переписывается в ре-. гистр памяти 22, содержимое P которого через группу элементов И-ИЛИ 3 подается в регистр 4 сдвига, гдв фиксируется сигналами с первого выхода блока 19 управления, а значение вновь вычисленной координаты центра окружности в повернутых координатных осях фиксируется в регистре 12 сдвига через группу элементов И-ИЛИ 11.

Вычисление разности О Р величин, определяющих прямую fi и центр окружности О, производится согласно выражению (2). на сумматоре-вычитателе

20, слагаемые на который поступают от регистров 4 и 12 сдвига первого и второго арифметических блоков через группы элементов И-ИЛИ 5 и 13.

Разность 0„P может быть как положительной так и отрицательной. Резуль> тат, т. е. значение величины О Р,фиксируется в регистре 22 памяти через группу элементов И-ИЛИ 21 и регистре

33 памяти по сигналам с шестого выхода и выхода залиси соответственно блока 19 управления.

Для определения величины PN половины хорды, образуемой при пересечении заданной окружности с заданной прямой, необходимо согласно выражению (3.) найти корень квадратный разности квадратов величин O„P и Rрадиуса заданной окружности.

Возведение в квадрат величин O„P и R производится путем умножения утих величин самих на себя в два мощью кода операции, поступакщего на вход 26. При этом в блоке управления многопрограммный распределитель импульсов 3 настраивается на выдачу неодходимой последовательности тактирующих сигналов (импульсов ) .

После настройки устройства на решение алгоритма координат точек пересечения заданной прямой с заданной окружностью производится загрузка исходных данных. При этом в регист50 ры 4 и 12 сдвига первого 1 и второго

2 арифметических блоков по входам

23 и 25 вводятся численные значения координат центра окружности соответственно Хд„и Yp„, а в регистры 8 и

16 памяти йо входам 24 и 26 заносится числовая информация аргументов соответственно sill 4 и cosd В регистр

22 памяти по входу 27 заносится чИсленное значение Р прямой, определяемое как величина перпендикуляра, опущенного из центра исходных координат на прямую П.

В соответствии с выражением (1) вычисление величин 00„ производится блока 18 анализа разрядов множителя, блок 19 управления, суммирующе-,вычитающий блок 20, четвертую группу элементов И-ИЛИ 21, второй регистр

22 памяти, первый 23, второй 24, третий 25, четвертый 26 и пятый 27 входы устройства, дешифратор 28, дополнительный блок 29 анализа разрядов множителя, первый буферный регистр 30 памяти, первую дополнительную группу элементов H-ИЛИ 31, первый элемент ИЛИ 32, второй буферный регистр 33 памяти, вторую дополнительную группу элементов И-ИЛИ 34, второй элемент ИЛИ 35, коммутатор 36 и блок 37 анализа знаковых разрядов остатка. 15

Работа устройства поясняется следующими математическими з ависимостями, Окружность задается координатами

IJGHTpa Хо, Ур и радцусом Rp прямая- 20 нормальным уравнением вида

Xcos +Ysin =Р, В системе координат (ОХ, OY ), повернутой по часовой стрелке на угол (90 d), координата (О О) цент- 25 ра окружности равна

О. D = Xp„cos*+ Xp s in (. (1)

Тогда расстояние О„Р вычисляется как

0„P = P0-Xp„cosd;Yp„sin = P- 3Q

- Х о 1 с о ь с/.; Y o„s i n сС (2 ) из треугольника O„PN (PN" ) = R -(O Р ) (3) координаты точек пересечения

Xsfq = Хъ+О РсоьА-PN"sind, (4)

УИ1 = Уо+01 Ps inaL+PN" сои!

1 (5)

XN = Х +2Рй sin, (6)

Y Ygq -2Рй соьФ.

N (7)

Устройство настраивается на выполнение необходимого алгоритма с по75 2350 этапа. С этой целью О Р содержимое регистра 22 памяти через группу элементов И-ИЛИ 3 первого арифметического блока заносится в регистр сдвига

4 и используется в дальнейшем как множимое. В качестве множителя О„Р используется содержимое регистра 22 памяти, а анализ разрядов по уже описанной выше схеме производится бло-. ком 29 анализа разрядов множителя, сигналы от которого по элементу ИЛИ с сигналом от блока 10 анализа разрядов множителя поступают на первый управляющий вход блока 19 управления.

Процесс умножения в первом арифметическом блоке повторяется с той лишь разницей, что сдвиг анализируемых разрядов множителя, поступающих на блок 29 анализа, производится дешифратором 28, коммутация (управление) которого осуществляется подачей цифрового управляющего сигнала от разрешающего выхода блока 19 управления.

Результат умножения, т. е. квадрат величины О„Р фиксируется на регистре

4 сдвига.

Величина радиуса R заносится в регистр 22 памяти через группу элементов И-ИЛИ 21 по входу 27 и в следующий момент передается в регистр 12 сдвига через элемент И-ИЛИ 11. Затем процесс возведения P в квадрат повторяется во втором арифметическом блоке по методике, описанной для первого арифметического блока. Результат фиксируется на регистре 12 сдвига.

По окончании возведения s квадрат величины радиуса, согласно выражению (3), через группы элементов И-ИЛИ 4 и 13 первого и второго арифметических блоков квадраты величин и и О„Р поступают на первый и второй входы сумматора-вычитателя 20, где производится формирование их разности (РМ ), величина которой, через группу элементов И-ИЛИ 21 фиксируется в регистре 22 памяти.

Для нахождения величин PN необходимо провести операцию извлечения квадратного корня, для чего содержимое (PN ) регистра 22 памяти через элементы И-ИЛИ 11 засылается в регистр 12 сдвига, который в операции извлечения квадратного корня выполняет роль регистра подкоренного выражения, регистр 4 сдвига при этом рассматривается как регистр корня, а регистр памяти 8 — как регистр остатка. Одновременно с записью подкоренного выражения на регистр 12 производится обнуление регистра 4 корня и установка в единичное состояние регистра 8 остатка, а в последний разряд регистра корня засылается единица. После чего проводится и одинаковых циклов вычислений (где n - разрядность мантиссы). Порядок микроопераций в каждом из п циклов одинаков и сводится к анализу на блоке 37 анализа знакового разряда остатка и передаче на вход сумматора-вычитателя 6 инверсного значения содержимого регистра 4 корня, если в знаковом разряде остатка содержится "0", 5 или передаче прямого кода корня, если в знаковом разряде остатка содержится 1

Прямая или инверсная передача содержимого регистра 4 корня на вход сумматора-вычитателя 6 осуществляется с помощью второй группы элементов

И-ИЛИ 5 первого арифметического блока, стробируемых с третьего выхода блока 19 управления. На второй вход сумматора-вычитателя 6 со сдвигом

15 влево на два разряда поступает содержимое регистра 8 остатка и два разряда подкоренного выражения, коммутируемые соответственно группой элементов И-ИЛИ 7 и коммутатором 36.

QQ Суммирование в первом сумматоре-вычитателе 6 производится с добавлением единицы на вход пеРеноса (и+1) разряда.

Одновременно с задержкой на время получения суммы в младшем разряде с суммированием в первом сумматоре-вычитателе 6 производится формирование суммы, во втором сумматоревычитателе 14 к содержимому суммы, полученной на первом сумматоре-вычитатвле, добавляется единица на вход переноса и-го разряда, если на первый вход перв ого сумматоравычитателя поступает инверсный код корня. Результат помещается в регистр 8 остатка и используется в каждом цикле вычисления со сдвигом влево на два разряда. В (n--1) разряд регистра 4 корня заносится значение инверсного значения знакового разря4О да остатка, а в и-ый разряд регистра корня всегда заносится единица.

После завершения и-го цикла на регистре 4 сдвига фиксируется вычисленное значение корня P N", а в регистр 12 сдвига через группы элементов И-ИЛИ 34 и 11 из регистра 33 памяти заносится значение величины О„Р.

Одновременно с фиксацией резуль$Q тата в регистр 8 памяти по входу

24 поступает значение величины s1иы, а значение PN через группу элементов И-ИЛИ 5 и сумматор-вычитатвль

20 фиксируется также на регистре 30

55 памяти. Значение величины О Р на регистре 33 памяти сохраняется.

Заключительный этап вычисления точек пересечения заданной прямой с заданной окружностью проводится в соответствии с выражениями (4)-(7), Зафиксированные в регистрах 4 и

12 сдвига значения величин О Р и

PN умножаются на соответствующие значения аргументов, хранимых в регистрах 8 и 16 памяти. Умножение б5 производится одновременно на первом

752350

10 и втором арифметических блоках, а результаты О„Р sin и РИ cosос фиксируются на соответствукщих регистрах

12 и 4 сдвига, а также через соответствукицие группы элементов И-ИЛИ

5 и 13 и сумматор-вычитатель 20 на регистрах 30 и 33 памяти, при этом значение аргументов в регистрах 8 и

16 меняются местами, т.е. регистру

8 памяти присваивается значение величин s пс, а в регистр 16 памяти заносится значение сов А.

Значения PN и О Р восстанавливаются в регистрах 4 и 12 сдвига из буферных регистров 30 и 33 памяти по цепям групп элементов И-ИЛИ соответственно 31,3 и 34,11 одновременно с записью информации в буферные регистры.

После очередного умножения PN" s i и и О„Р cosd., произведения от которых фиксируются на регистрах 4 и 12 сдвига, а также на буферных регистрах 30 и 33 памяти, производится ряд суммирований с целью вычисления координат точек пересечения заданных геометрических объектов. Величины координат точек пересечения фиксируются соответственно Х на регистре

8 памяти, Yii — на регистре 16 памяти, Х вЂ” на регистре 33 памяти и Yg на регистре 30 памяти.

Предлагаемое устройство позволяет расширить класс решаемых задач за

30 счет вычисления координат точки пересечения заданной прямой с заданной окружностью, что дает возможность оперировать с новым классом геометрических объектов — окружностью. При вычислении перемещения время подго3S товки и решения указанной задачи сокращается на 25Ъ.

Формула из обретения

Устройство для вычисления координат, содержащее блок Управления, ре- 45 гистр памяти, группу элементов И-ИЛИ, суммирующе-вычитающий блок и два арифметических блока, каждый иэ ко.торых содержит группу элементов И, блок анализа разрядов множителя, регистр памяти, последовательно соединенные первую группу элементов И-ИЛИ, регистр сдвига, вторую группу элементов И-ИЛИ и сумматор-вычитатель, а также третью группу элементов И-ИЛИ, причем в каждом арифметическом блоке первые входы элементов И-ИЛИ первой группы соединены с выходом сувачатора-вычитателя и первыми входами эле" ментов И группы, выходы которых соединены со вторыми входами регист- 60 ра сдвига, выход которого подключен ко входу блока анализа разрядов множителя, выход регистра памяти через элементы И-ИЛИ третьей группы подключен ко второму входу сумматора-вы- 45 читателя, первый выход блока управления подключен к управляющим входам элементов И-ИЛИ первых групп арифметических блоков, второй — к управляющим входам регистра памяти арифметических блоков, третий — к управляющим входам элементов И-ИЛИ вторых групп, а четвертый — ко вторым входам элементов И групп арифметических блоков, выходы элементов И-ИЛИ второй группы каждого арифметического блока соединены с соответствукицими входами сумчирующе-вычитающего блока, выход которого через четвертую группу элементов И-ИЛИ, соединенных управляющими входами с пятым выходом блока управления, подключен ко входу регистра памяти, управлякщий вход которого соединен с шестым выходом блока управления, о т л и ч а ю щ ее с я тем, что, с целью расширения класса решаемых задач за счет возможности вычисления координат точек пересечения заданной прямой с заданной окружностью, в устройство введены два буферных регистра памяти, два элемента ИЛИ, две дополнительные группы элементов И-ИЛИ, дешифратор и блок анализа разрядов множителя, в первый арифметический блок введен блок анализа знаковых разрядов остатка, а во второй — коммутатор, вход блока анализа разрядов множителя через дешифратор соединен с выходом второго регистра памяти, первый выход дополнительного блока анализа разрядов множителя подключен к первому входу элемента ИЛИ соответствующего арифметического блока, второй вход которого соединен с выходом блока анализа разрядов множителя соответствующего арифметического блока, а третий вход через блок анализа знаковых разрядов остатка подключен к выходу регистра памяти первого арифметического блока, а выходы элементов ИЛИ соединены с первым и вторым входами блока управления соответственно, второй, третий и четвертый входы регистра памяти первого арифметического блока соединены соответственно с выходом сумматора-вычитателя первого арифметического блока, выходом сумматора-вычитателя второго арифметического блока и разрядным выходом сумматора-вычитателя первого арифметического блока, соединенного с третьим входом сумматора-вычитателя второго арифметического блока, выход которого подключен ко входу регистра памяти второго арифметического блока, выход суммирующе-вычитающего блока через последовательно соединенные буферный регистр памяти и элементы И-ИЛИ дополнительной группы соединен с третьим входом элементов И-ИЛИ третьей группы соответствуки его арифметического блока, вторые входы элементов И-ИЛИ дополниу Г

BHHHIIH Заказ 1402 Тираж 751 Подписное

Филиал ППП "Патент", г.ужгород,ул.Проектная,4

11 .,З4 - 752350

Ф тельной группы соединение выходом

BTopox o регистра памяти, выход блока анализа раэрядов множителя второго арифметического блока подключен к первому входу второго дополнительного элемента ИЛИ, второй вход которого соединен со вторым выходом дополнительного блока анализа разрядов множителяg а ВыхОд пОдключен ко второму входу блока управления, вход коммутатора соединен с выходом регистра сдвига второго арифметического блока, а ©

его выход подключен к входам двух

1. младших разрядов сумматора-вычитателя первого арифметического блока, управляющие входы буферных регистров памяти соединены с выходом записи блока управления, управляющий вход дешифратора соединен с разрешающим выходом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 519717, кл. G 06 F 15/34, 1974.

2, Авторское свидетельство СССР по заявке 9 2523705, 1977 (прототип) .