Демодулятор фазоманипулированного сигнала

Демодулятор фазоманипулированного сигнала

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

<1>758560

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 170878 (21) 2658365/18-09 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 230880, Бюллетень № 31

Дата опубликования описания 2щ 880 (51)М. Кл.з

H 04 L 27/22

Госупарствеиный комитет

СССР по пелам изобретений и открытий (53) УДК 621. 394.

-152(088.8) (72) Авторы изобретения

Г. И. Тузов, И. A. Барсуков, В. В. Горшков, С. A. Рубцов и A. А. Сулиманов (71) Заявитель (5 1) ДЕМОДУЛЯТОР ФАЗОКАНИПУЛИРОВАННОГО

СИГНАЛА

Изобретение относится к устройствам демодуляции цифровых сигналов и может быть использовано в системах связи и управления.

Известен демодулятор фазоманипулированного сигнала, содержащий генератор импульсов, первый дискретизатор, генератор опорного сигнала и последовательно соединенные сумматор, квантователь, первый riepeмножитель, ко второму входу которого подключен выход генератора опорного сигнала, накопитель, коммутатор и решающий блок 1) .

Однако помехоустойчивость тако- 1з го демодулятора невелика.

Цель изобретения — повышение помехоустойчивости устройства.

Цель достигается тем, что в демодулятор фазоманипулированного сигна- 2О ла, содержащий генератор импульсов, первый дискретизатор, генератор опорного сигнала и последовательно соединенные сумматор, квантователь, первый перемножитель, ко второму входу которого подключен .выход генератора опорного сигнала, накопитель, комМутатор и решающий блок, введены два элемента задержки, второй дискретизатор, второй перемножитель, 30 измеритель интенсивности помехи и последовательно соединенные блок выделения сигнала и блок автоматической регулировки усиления, выход которого через генератор импульсов подключен к первому входу второго дискретизатора, второй вход и выход которого соединены соответственно с выходом первого элемента задержки и первым входом сумматора, ко второму входу которого подключен выход второго элемента задержки, вход которого соединен с выходом первого дискретиэатора и первым входом второго перемножителя, второй вход и выход которого соединены соответственно с первым входом генератора опорного сигнала и первым входом измерителя интенсивности помехи, второй вход которого соединен со вторым входом генератора опорного сигнала, дополнительные выходы которого т дключены к соответствующим входам измерителя интенсивности помехи, третий вход и выходы которого соединены соответственно со вторым выходом коммутатора и входами блока выделения сигнала, при этом вход первого элемента задержки соединен со входом первого дискретизатора, а на

758560

3D входы генератора опорного сигнала поданы соответственно сигналы тактовой и несущей частоты, при этом измеритель интенсивности помехи ,содержит два триггера, сумматор, элементы И, формирователь коротких импульсов, элемент задержки и последовательно соединенные формирователь импульсов, первый ключ, второй ключ, накопитель, ко второму входу которого подключен выход элемента задержки, и усилитель, при этом вход элемента задержки соединен с выходом формирователя коротких импульсов, вход которого соеди нен со вторым входом первого ключа, первым входом и выходом первого триггера, ко второму и третьему входам которого подключены выходы второго триггера и элемента И входы которого соединены соответственно с выходами второго триггера и сумматора, О причем входы сумматора, вход второго триггера, второй вход второго ключа и вход формирователя импульсов являются соответственно входами измерителя интенсивности помехи, выходами которого являются выходы усилителя и формирователя коротких импульсов, а блок выделения сигнала содержит элемент задержки и последовательно соединенные квантователь, нычитающий блок и ключ, выход которого является выходом блока выпеления сигнала, входами которого являются второй вход ключа и вход элемента задержки, который соединен со входом квантователя, а выход элемента задержки подключен ко второму входу вычитающего блока.

На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг. 2 — структурные 40 электрические схемы генератора опорного сигнала, измерителя интенсивности помехи и блока выделения сигнала; на фиг. 3 — эпюры, поясняющие работу устройства. 45

Описываемый демодулятор фазоманипулированного сигнала содержит первый дискретизатор 1, первый элемент 2 задержки, сумматор 3„ квантователь

4, первый перемножитель 5, накопитель

6, коммутатор 7, решающий блок 8, нторой перемножитель 9, генератор

10 опорного сигнала, содержащий регистр 11 сдвига с обратной связью и модулятор 12, измеритель 13 интенсивности помехи, блок 14 выделения сигнала, блок 15 автоматической регулировки усиления (блок АРУ), генератор 16 импульсов, второй элемент 17 задержки и второй дискретизатор 18, причем измеритель 13 интенсивности помехи состоит из сумматора 19, первого и второго триггеров

20, 21, элемента И 22, первого ключа 23, формирователя 24 импульсов, нторого ключа 25, накопителя 26, б5 усилителя 27, формирователя 28 коротких импульсов и элемента 29 задержки, а блок 14 выделения сигнала содержит элемент 30 задержки, вычитающий блок 31 квантователь 32 и ключ 33.

Демодулятор фазоманипулированных сигналов работает следующим образом.

На перный дискретизатор 1 поступает аддитивная смесь сигнала и помехи r(t). На второй вход первого дискретизатора 1 поступают импульсы дискретизации частоты 8 F . Если источник частоты дискретизации и источник тактовой частоты синхронизированы, то с выхода дискретизатора

1 квантования по времени смесь сигнала и помехи поступает на элемент

2 задержки и второй перемножитель

9, на другой вход которого подается синусиода соьИс,дt с частотой Гр„=2Г

Перемножитель 9 играет роль синхронного детектора для интерференционной помехи. На выходе перемножителя 9 на каждый элемент псевдослучайного кода имеется четыре отсчета, при этом

Х ° =(А +А А +А; А +АЗ, Ад+Аз при р = + 1, Х =/A>-А, А -А, А -A>., А -АД при p = -1, где Х вЂ” отсчеты помехи и сигнала при р = +1, X- — отсчеты помехи и сигнала

1. при р = -1;

А — отсчет помехи, А — отсчет сигнала.

Из анализа этих отсчетов за два разнополярных элемента псевдослучайного кода видно, что если сложить нсе эти восемь отсчетов и поделить результат на восемь, то получится амплитуда отсчета помехи А

Эти операции выполняются в измерителе

13 интенсивности помехи, куда поступают отсчеты с выхода первого перемножителя 5. На другие входы подаются импульсы тактового измерителя 13 интенсивности помехи частоты, псевдослучайные сигналы с выходов двух разрядов регистра 11 сдвига и сигнал с выхода коммутатора 7,. Сигнал помехи с ныхода измерителя 13 интенсивности помехи поступает в блок 14 выделения сигнала, в котором определяется ад— превышение помехи Ад над К-тым уровнем квантования, где К вЂ” | Aä/bg- Нелая часть А /д. Напряжение а через

3 блок 15 АРУ воздействует на генератор 16 импульсов, который вырабатывает "меандровый" сигнал с амплитудой а при а (Д/2, либо $ — ад при а ) A/2.

Далее сигнал смещения поступает на второй дискретизатор 18, с выхода которого квантованный по времени сигнал смещения поступает на сумматор

3, где суммируются с квантованной по времени смесью сигнала и поме758560

Формула изобретения хи. Чтобы отсчеты сигнала и помехи поступали HB сумматор 3 одновременно с отсчетами сигнала смещения, в схему включен элемент 17 задержки. Элемент 2 задержки задерживает входную смесь сигнала и помехи на время, необходимое для анализа помехи. Отсчеты смеси сигнала, помехи и сигнала смещения квантуются по уровню в квантователе 4 и умножаются в перемножителе 5 на опорньй сигнал P(t)

os 2(dtt и поступают в накопитель 6, где происходит их суммирование за период b(t). В конце периода накопления сигнал с помощью коммутатора

7 подается на решающий блок 8, после чего накопитель 6 обнуляется сигналом с коммутатора 7 и начинается новый цикл работы. На счетный вход триггера 21 подаются импульсы тактовой частоты (фиг. 3a), а на вход сумматора 19 — два псевдослучайных 20 кода с двух соседних разрядов регистра 11 сдвига (фиг. Зб, фиг. Зв).

Сигналы с выхода сумматора 19 (фиг. Зг) и триггера. 21 (фиг. Зд) поступают на элемент И 22, с выхода 25 которой сигнал (фиг. Зе) поступает на управляющий вход триггера 20, на счетный вход которого подаются импульсы с выхода триггера 21 (фиг. Зд).

Положительные импульсы на выходе 3Р триггера 20 (фиг. Зж) по своему временному положению совпадают с двумя разнополярными элементами опорного псевдослучайного кода (фиг. Зв) и определяют интервал работы накопителя 26 со сбросом. Ключ 23, формирователь 24 импульсов, вход котсрого подключен к выходу коммутатора

7, устраняют возможность открытия ключа 25, если анилизируемые разнополярные символы р = +1 и р = -1 принадлежат различным по знаку единицам двоичной информации, т. е. в этом случае сигнал и помеха не будет противофазны при р = -1 и изме рить помеху данным jjcTpoAcTBoM ста- 45 новится невозможным. Сигнал от перемножителя 9 через ключ 25 поступает на накопитель 26 со сбросом.

3а два разнополярных элемента псевдослучайного кода сигнал на выходе 5Р накопителя 26 со сбросом равен 8А .

Через усилитель 27 с коэффициентом усиления 1/8 сигнал из накопителя

26 поступает одновременно на два входа вычитающего блока 31 через 55 квантователь 32 и элемент 30 задержки, необходимый для компенсации задержки сигнала в квантователе 32.

Таким образом, к концу времени анализа помехи на выходе вычитающего бло- gp ка 31 вырабатывается сигнал, равный а, который через ключ 33 поступает в блок 15 АРУ Ключ 33 открывается короткими импульсами, вырабатываемыми формирователем 28 коротких импульсов, запуск которого осуществляется задним фронтом положиTeëüíûõ импульсов с выхода триггера 20. Импульсный сигнал с выхода ключа 33 преобразуется блоком 15 АРУ в постоянное напряжение, которое управляет работой генератора 16 импульсов, как описывалось выше.

Таким образом, введение в демодулятор фазоманипулированного сигнала двух элементов задержки, второго дискретизатора, перемножителя, измерителя интенсивности помехи, блока выделения сигнала, блока APY позволяет полностью устранить эффект подавления помехой сигнала и тем самым в полной мере использовать преимущества цифровой обработки сигналов.

1. Демодулятор фазоманипулированного сигнала, содержащий генератор импульсов, первый дискретизатор, генератор опорного сигнала и последовательно соединенные сумматор, квантователь, первый перемножитель, ко второму входу которого подключен выход генератора опорного сигнала, накопитель, коммутатор и решающий блок, отличающийся тем, что, с целью повышения помехоустойчивости, введены два элемента задержки, второй дискретизатор, второй перемножитель, измеритель интенсивности помехи и последовательно соединенные блок выделения сигнала и блок автоматической регулировки усиления, выход которого через генератор импульсов подключен к первому входу второго дискретизатора, второй вход и выход которого соединены соответственно с выходом первого элемента задержки и первым входом сумматора, ко второму входу которого подключен выход второго элемента задержки, вход которого соединен с выходом пергого дискретизатора и первым входом второго перемножителя, второй вход и выход которого соединены соответственно с первым входом генератора опорного сигнала и первым входом измерителя интенсивности помехи, второй вход которого соединен со вторым вхОдом генератора опорного сигнала, дополнительные выходы которого подключены к соответствующим входам измерителя интенсивности помехи, третий вход и выходы которого соединены соответственно со вторым выходом коммутатора и входами блока выделения сигнала, при этом вход первого элемента задержки соединен со входом первого дискретизатора, а на входы генератора опорного сигнала пода7

758560 ны соответственно сигналы тактовой и несущей частоты.

2. Демодулятор по п. 1, о т л на ю шийся тем, что измеритель интенсивности помехи содержит два триггера, суычатор, элемент И, формирователЬ коротких импульсов, элемент задержки и последовательно соединенные формирователь импульсов., первый ключ, второй ключ, накопитель, 1О ко второму входу которого подключен выход элемента задержки, и усилитель, при этом вход элемента задерж,ки соединен с выходом формирователя коротких импульсов, вход которого .соединен со вторым входом первого ключа, первым входом.и выходом первого триггера, ко второму и третьему входам которого подключены выходы второго триггера и элемента И входы которого соединены соответствен- 20 но с выходами второго триггера и сумматора, причем входы сумматора, вход второго триггера, второй вход второго ключа и вход формирователя импульсов являются соответственно входами измерителя интенсивности помехи, выходами которого являются выходы усилителя и формирователя коротких импульсов.

3. Демодулятор по и. 1, о т л ич а ю шийся тем, что блок выделения сигнала содержит элемент задержки и последовательно соединенные квантователь, вычитающий блок и ключ, выход которого является выходом блока выделения сигнала, входами которого являются второй вход ключа и вход элемента задержки, который соединен со входом квантователя, а выход элемента задержки подключен ко второму входу вычитающего блока.

Источники информации, принятые во внимание при экспертизе

1. James L Lewis Analysis of

quantization and dither effekts on

spread spectrum signals.-lEEE Natioпа1 Те1ecommunication conference, 1975 Р. 33/10

758560 о) ф

g ф д)

ef. йф

ЦНИИПИ Заказ 5768/20 Тираж 729 - Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4