Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«Ä763898 (61) Дополнительное к авт. саид-ву (s>)v. к,.

С 06 F 9/22 (22) Заявлено 230678 (21) 2633719/18-24 с присоединением заявки ¹

Госуаарственный коии1ет

СССР по пелаи и1обретений и открытий (23) Приоритет

Опубликовано 150980 Бюллетень ¹34

Дата опубликования описания 25.09.80 (53) УДН 681. .14 (088.8) (72) Авторы изобретения

И.П.Барбаш, Г.Н.Тимонькин, С.Н.Ткаченко и В.С.Харченко (7! ) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления 3ВМ.

Известно микропрограммное устройство управления, содержащее два блока памяти, регистры, логические элементы И и НЕ, элементы задержки, счетчики, дешифраторы и генератор тактовых импульсов 11) .

Недостатком известного устройства является низкая экономичность, которая-обусловлена большим объемом блоков памяти и большой разрядностью счетчика микрокоманд. Большой объем запоми ающих блоков приводит к ограничению функциональных возможностей устройства за счет снижения объема реализуемых микропрограмм.

Большая разрядность счетчика микрокоманд приводит к усложнению схемы устройства и снижению его функциональной надежности эа счет большого числа переключений элементов памяти в каждом состоянии.

Наиболее близким по технической сущности и достигаемому положительному эффекту иэ известных микропрограммных устройств является устройство микропрограммного управления 2), содержащее последовательно соединенные регистр логических условий, первую группу элементов

И, буферный регистр, вторую группу элементов И, регистр адреса, первый дешифратор и первый блок памяти, первый выход которого соединен со вторым входом буферного регист10 ра, второй выход соединен со входом шифратора, четвертый выход соединен со входом установки в нуль регистра адреса; вторые входы первой группы элементов И соединены со

15 входом устройства, а вторые входы второй группы элементов И соединены через последовательно включенные первый элемент И, первый и второй элементы задержки к выходу re20 нератора тактовых импульсов, который соединен со вторым элементом

И, второй вход которого через элемент НЕ соединен с выходом третьего элемента И, вторым входом пер25 вого элемента И и со входом четвертого элемента И, второй вход которого соединен с выходом второго элемента зацержки, а выход подключен ко второму входу первого де30 шифратора, входу установки в нуль

Цель изобретения — сокращение оборудования.

Эта цель достигается тем, что в микропрограммном устройстве управления, содержащем регистр адреса, Первый вход которого является первым входом устройства, и вход установки в нуль соединен с первым выходом первого блока памяти, выход — с первым входом первого дешифратора, выход которого соединен со входом первого блока памяти, второй выход которого соединен с первым входом буферного регистра, третий выходсо входом шифратора, первые входы элементов И первой группы являются группой входов устройства, вторая группа входов соединена с выходом регистра логических условий, а группа выходов — со второй группой входов буферного регистра, выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходом первого элемента И, выходи элементов

И второй группы соединены с третьим входом регистра адреса, выход генератора тактовых импульсов соединен с первым входом второго .,элемента И, через первый элемент -адержки с первым входом третьего элемента И и сс входом второго элемента задержки, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом четвертого элемента И, со вторым входом третьего элемента И и через первый элемент НЕ соединен со вторым входом второго элемента И, выход которого соединен с первым входом второго дешифратора, первый

40 буферного регистра и входу установки в нуль регистра логических условий, а также через последовательно соединенные счетчик адресов, второй ,дешифратор, управляемый выходом четвертого элемента И, ко входу второго блока памяти, первый выход которого соединен с выходом устройства, второй выход соединен со вторым входом счетчика адресов, а выход счетчика микрокоманд соединен со входом третьего элемента И.

Недостатком этого устройства является низкая экономичность, которая обусловлена большим объемом запоминающих блоков и большой разрядностью счетчика микрокоманд. )$

Большой объем запоминающих блоков связан с увеличенным форматом адресных микрокоманд.

Большая разрядность счетчика микрокоманд обусловлена тем, что чис- 20 ло разрядов счетчика и, должно быть не менее числа ячеек во втором блоке памяти. Это приводит к увеличению сложности счетчика и, следовательно, снижению экономичности устройства. вход которого соединен с выходом счетчика адресов, а выход - co вхо. дом второго блока памяти, первый выход которого является выходом устройства; группа входов четвертого элемента И соединена с группой выходов счетчика микрокоманд, выход третьего элемента И соединен с первым входом счетчика адресов, со вторым входом первого дешифратора, со входом установки в нуль буферного регистра и входом установки в нуль регистра логических условий; второй выход второго блока памяти соединен со вторым входом счетчика адресов, первый выход шифратора соединен с третьим входом счетчика адресов, второй выход — с первым входом счетчика микрокоманд, второй вход которого через второй элемент HE соединен со вторым выходом второго блока памяти, а четвертый выход первого блока памяти соединен со вторым входом регистра логических условий.

Сущность изобретения состоит в повышении экономичности устройства за счет снижения объема запоминающих блоков и уменьшения разрядности счетчика микрокоманд.

Снижение объема запоминающих блоков достигается заданием в формате адресной микрокоманды кода номера текущей последовательности, кода номера следующей последовательности и кода логических условий.

Поскольку разрядность кода номера последовательности меньше кода ацреса первой микрокоманды последовательности, то это позволяет уменьшить формат адресной части микрокоманды, а следовательно, повысить экономичность устройства.

Уменьшение разрядности счетчика микрокоманд достигается эа счет соединения второго выхода блока памяти через второй элемент HE со вторым входом счетчика микрокоманд.

На чертеже представлена схема микропрограммного устройства управления.

Устройство содержит регистр адреса 1, первый дешифратор 2, первый блок памяти 3, регистр логических условий 4, первую группу элементов

И 5, буферный регистр 6, вторую группу элементов И 7, шифратор 8, счетчик микрокоманд 9, генератор тактовых импульсов 10Ä первый элемент И 11, первый элемент задержки 12, второй элемент задержки 13, второй элемент И 14, первый элемент HE 15, третий элемент И 16, четвертый элемент И 17, счетчик адреса 18, второй дешифратор 19, второй блок памяти 20 и второй эле,мент НЕ 21.

Символом 22 обозначен вход установки кода (номера) операции; 23, 24, 25, 26 — первый, второй,. тре-,.ий и четвертый выходы первого блока памяти соответственно; 27 — вход логических условий; 28, 29 — первый и второй выходы второго блока памяти соответственно.

Рассмотрим работу устройства.

В исходном состоянии нсе элементы памяти находятся в нулевом состоянии.

Код (номер) операции через вход

22 поступает на регистр адреса 1 и задает адрес соотнетстнующей ячейки в первом блоке памяти 3.

Генератор 10 через элемент задерж-. ки 12 и элемент И 16 при наличии сигнала разрешения с выхода элемента И 17, соответствующего показанию счетчика микрокоманд, равного нулю, производит установку н нуль счетчика адреса 18, регистра логических условий 4 и буферного регистра 6, а также осуществляет пуск дешифратора 2. По сигналу дешифратора

2 с блока 3 считывается адресная 25 часть микрокоманды. C выхода 23 в регистр б записывается косвенный номер следующей последовательности микрокоманд. С выхода 25 и регистра

4 записывается код проверяемых логи- 3() ческих условий. Сигнал с выхода 26 устанавливает в исходное состояние регистр 1. Одновременно сигнал с выхода 24, соответствующий номеру текущей последовательности, посту- Я5 пает на вход шифратора 8, с выходов которого в счетчик микрокоманд

9 записывается признак длины последовательности, а в счетчик адресов

18 — адрес первой микрокоманды те- щ кущей последовательности.

После считывания из первого блока памяти 3 импульс генератора 10 через элементы задержки 12 и 13, элемент И 11 открывает вторую группу элементов И 7 и разрешает перезапись информации с регистра б на регистр 1.

После считывания адресной части микрокоманды и записи в счетчик

9 кода числа микрокоманд показания счетчика 9 отличны .от нуля. Сигнал на выходе элемента И 17 принимает нулевое значение и через элемент НЕ

15 открывает элемент И 14. Через элемент И 14 следующий тактовый импульс генератора 10 запускает дешифратор 19. Далее по каждому тактовому импульсу в соответствии с адресом, записанным н счетчике

18, из блока памяти 20 считывается операционная микрокоманда. С выхода

28 блока 20 считываются сигналы микроопераций, а с выхода 29 считывается сигнал, который осуществляет увеличение (уменьшение) на единнцу содержимого счетчика адреса 18 (счетчика микрокоманд 9). При показаниях счетчика 9, отличных от нуля, следующий тактовый импульс

aíàëîãH÷Ho описанному,осуществляет считывание операционной микрокоманды из блока 20.

В процессе работы устройства.сигналы с вых,одов элементов И первой группы 5 изменяют показания регистра б.

Если показания счетчика 9 равны нулю, то импульс генератора 10 через элементы задержки 12 и 13, эле:.:ент И 11 и вторую группу элементов

И 7 передает адрес следующей адресной микрокоманды с регистра б на регистр 1.

Следующий импульс генератора 10 через элемент задержки 12 и элемент И 16 устанавливает в исходное со".òoÿêèå счетчик 18, регистр логических условий 4 и буферный регистр б. Кроме того, осуществляется запуск дешифратора 2, считывается микрокоманда из блока 3 и работа устройства осуществляется аналогично ойисанному выше.

Соединение первого выхода шифратора с третьим входом счетчика адресов, второго выхода — c первым входом счетчика микрокоманд, второй нход которого через второй элемент HE соединен со вторым выходом второго запоминающего блока, а также подключение четвертого выхода первого запоминающего блока ко входу регистра логических условий позволяет повысить экономичность устройства. Это позволяет расширить функциональные возможности устройства за счет реализации микропрограмм большего объема.

Соединение .второго входа счетчика микрокоманд через второй элемент

НЕ со вторым выходом второго запоминающегО блока позволяет существенно уменьшить разрядность счетчика микрокоманд за счет записи в счетчик кода признака длины последовательности микрокоманд, а на коде числа микрокоманд н последовательности. Это следует иэ того, что возможное значение кода числа микрокоманд в последовательности значительно превосходит возможное значение кода признака длины последовательности микрокоманд.

Формула изобретения

Микропрограммное устройство управления, содержащее регистр адреса, первый вход которого является первым входом устройства, а вход установки в нуль соединен с,перным выходом первого блока памяти, выход—

763898

15

ВНИИПИ Заказ 6284/42 Тираж 751 Подписное

Филиал ППП "Патент", r.Óìãoðoä, ул. Проектная, 4 ю с первым входом первого дешифратора, выход которого соединен со входом первого блока памяти, второй выход которого соединен с первым входом буферного регистра, третий выход со входом шифратора, первые входы элементов И первой группы являются группой входов устройства, вторая группа входов соединена с выходом регистра логических условий, а группа выходов — со второй группой входов буферного регистра, выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходом первого элемента И, выходы элементов И второй группы соединены с третьим входом регистра адреса, выход генератора тактовых импульсов соединен с первым входом второго элемента

И, через первый элемент задержки с первым входом третьего элемента И и со входом второго элемента задержки, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом четвертого элемента И, со вторым входом третьего элемента И и через первый элемент НЕ соединен со вторым входом второго элемента И, выход которого соединен с первым входом второго дешифратора, первый вход которого соединен с выходом счетчика адресов, а выход — со вхоqoM второго блока памяти, первый

Выход которого является выходом устройства, группа входов четвертого элемента И соединена с группой выходов счетчика микрокоманд, выход третьего элемента И соединен с первым входом счетчика адресов, со вторым входом первого дешифратора, со входом установки в нуль буферного регистра и входом установки в нуль регистра логических условий, второй выход второго блока памяти соединен со вторым входом счетчика адресов, о т л и ч аю щ е е с я тем, что, с целью сокращения оборудования, в нем первый выход шифратора соединен с третьим входом счетчика адресов, второй выход — с первым входом счетчика микрокоманд, второй вход которого через второй элемент НЕ соединен со вторым выходом второго блока памяти, и четвертый выход первого блока памяти соединен со вторым входом регистра логических условий.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 482744, кл. G 06 F 9/16, 1975.

2. Авторское свидетельство СССР по заявке Р 2472560/24, кл. G 06 F 9/16, 1977.