Устройство для кусочно-линейной аппроксимации

Устройство для кусочно-линейной аппроксимации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<н765799 (61) Дополнительное к авт. сеид-ву— (22) Заявлено 18.09.78 (21) 2665640/18-24 с присоединением заявки HP (23) Приоритет

Опубликовано 230980. Бюллетень Й9 35

Дата опубликования описания 260980 (51)м KB B3

0 06 Г 7/02

Государственный комитет

СССР по делам изобретений и открытий (5З) УД) 621. 398. (088. 8) Г.N.Kóçíåöoâ, Е.К.Кусков, И.И.Рабин, Б.Г.Соколов

В.A.Aðàêåëoâ и М.Г.Кузнецов (72) Авторы изобретения (71) Заявитель

Грозненское научно-производственное объединение

"Промавтоматика" (54) УСТРОЙСТВО ДЛЯ КУСОЧНО-ЛИНЕЙНОЙ

АППРОКСИМАЦИИ

Изобретение относится к автоматизированным информационно-измерительным устройствам и может быть использовано в автоматических системах предварительной обработки информации от первичных преобразователей, а также в телеметрических устройствах, где требуется сокращение избыточности передаваемых сообщений. Известно устройство 113 кусочно-линейной аппроксимации для сжатия данных, содержащее ячейки памяти, арифметические блоки, ключи, блок управления, согласно которому измеряемые выборки, находящиеся в пределах полосы допуска, установленной относительно предыдущей существенной ординаты, как избыточные не передаются, а любая выборка, попадающая на границу допуска или за его пределы передается как неизбыточная и фиксируется в качестве новой опорной величины. Основным недостатком известного устройства является малая степень сжатия для участков с большой крутизной и сравнительная сложность реализации.

Наиболее близким по технической сущности к предлагаемому является устройство для автоматической кусочно-линейной аппроксимации, содержащее задатчики отклонения, выходы которого подключены к соответствующим первым входам коммутатора, первьтй выход блока управления соединен со вторым входом коммутатора, выход которого подключен к первому входу арифметического блока, выход арифметического блока соединен с первым входом блока памяти, выход которого соединен с первыми входами делителя, первого и второго ключей, вьлод делителя подключен к первому входу блока сопряжения, второй выход блока управления соединен со вторыми входа-. ми блока памяти, арифметического блока, делителя и блока сопряжения, выходы первого и второго элементов И подключены соответственно ко вторым входам первого и второго ключей, выходы которых соединены со входами элемента ИЛИ, выход элемента ИЛИ подключен к выходу устройства 1.2) .

Недостатком известного устРойства является низкое быстродействие.

Целью изобретения является повышение быстродействия устройства.

765799

Поставленная цель достигается тем, что в устройстве введены сумматор, нуль-ор-ан, первый и второй блоки анализа, каждый из которых выполнен на элементе памяти, элементе И, ключе записи и элементе сравнения, выход которого подключен к первому входу элемента И, выход элемента И соединен с первым входом ключа записи, выход которого подключен ко входу элемента памяти, выход элемента памяти соединен с первым входом элемента сравнения„ выходы блока сопряжения подключены ко вторым входам элементов сравнения и ключа записи соответствующих блоков анализа, второй выход блока управления соединен со вторыми входами элементов И в бло. ках анализа, выходы первого и второго элементов сравнения блоков анализа подключены к первым входам соот ветственно первого и второго элемен- 20 тов И, вторые входы которых соединены с выходом нуль-органа, выходы элементов памяти блоков анализà соединены с соответствующими входами сумматора., выход которого подключен ко входу нуль-органа.

На чертеже показана схема устройства.

Устройство содержит коммутатор 1, задатчики.отклонения 2, вход коммутатора 3, блок управления 4, арифметический блок 5, блок памяти 6, делитель 7, первый и второй ключи 8 и 9, элемент ИЛИ 10, выход устройства 11, блок сопряжения 12, ключ записи 13, элемент сравнения 14, элемент И 15, элемент памяти 16, ключ записи 17., элемент сравнения 18, элемент И 19, элемент памяти 20, сумматор 21, нульорган 22, элементы И 23 и 24, первый и второй блоки анализа 25 и 26. 4О устройство работает следующим образом.

Устройство работает следующим образом. Отфильтрованный от помех полезный сигнал подается на клеммы 3 коммутатора 1, управляемого блоком, управления 4. Посредством задатчика допустимого отклонения ординаты 2. задается величина отклонения, например в пределах 1+5% от максимального возможного значения уровня входного сигнала. Коммутатор 1 по очереди вводит выборки сигнала и сигнала с задатчика 2 в арифметический блок

5, где происходит центрирование ис- . ходного сигнала ъ Jo> где y, - центрированное зн ачение $Q выборки сигнала на t-ом шаге, исходная выборка сигнала предшествующее существенное значение ординаты 65

По=ле центриров="ния происходит суммирование последующих выборок где максимальное значение

- ilnax выборок сигнала, v — минимальное значение

- irnin выборок сигнала; с" — величина (апертура) допустимого отклонения ординаты.

Полученные значения заносятся в устройство памяти верхнего и нижнего допустимых значений, откуда поступают

B делитель 7, где и происходит деле,ние на временной интервал 0Т момента центрирования до соответствующих моментов времени выборок

Мъ

T- .e ° g lòàõ, я т п определяют угол наклона аппроксимирующих прямых, соединяющих ординать. в момент времени, в который проведено центрирование с последующими центрированными выборками в пределах допуска

-l-Б. При последующих операциях деления разность между Ф, „ и Яа»,;„ будет уменьшаться. При последующих выборках Фя щах запоминается Б уст ройстве памяти 16 только B тех слу чаях, когда он становится меньше предыдущего, а tgv .,запоминается в элементе памяти 20 только в тех случаях когда он становится больше предыдущего. При таких ограничениях возникает ситуация, когда1ф „ » фа „„„, е. аппроксимирующие прямые, взятые по допускам, стремятся сойтись, и когда они сойдутся, необходимо фиксировать существенное значение ординаты. Это определяется сумматором

21. Равенство значений Qa и Щ щ, и или превышение Щ,п;„н ад фК п,а, фиксируется нуль-органом 22, выходной сигнал которого поступает на элементы "И" 23 и 24, на вторые вхо- ды которых поступают сигналы с элементов сравнения 14 или.18, и в этом случае открываются ключи 8, выводя на выход 11 через элемент "ИЛИ" 10 существенное значение У„+ р, или через ключ 9, открываемый элементом "И" 23, при поступлении на его второй вход сигнала с элемента сравнения 18 существенное значение „ =с » из блока памяти 6. Вывод $ +У или у„-d определяется знаком кривизны функции, но во всех случаях при минимальном значении между фА ах и kiriÄÄ .

Ключи 13 и 17 открываются, и записывается значение tgÜ, „ и tgñ in, „ в элементах памяти соответственно 16 и 20 при совпадении сигналов на элементах "И" 15 и 19 только в том слу, чае, если содержймое в элементе памяти 16 по величине больше значения поступающего на Вход ключа ключа 13, что определяется элементом сравнения 14 и аналогично, новое значение ф Е? р записывается в элементе памяти 20, если зто значение больше чем предшествующее значение ранее занесенное в элемент памяти 20, т.е блоки 15 и 26 выполняют роль обратных клапае?ОВ обе с нече1В ающих обновление информации В элементе памяти 16 и 20 только В одностороннем изменении т.е. соответственно В элементе памяти 16 при уменьшении, à В элементе памяти 20 при увеличенБи численных значений Qd „ при таком ограничении возникает неизбежна ситуация, когда Q+?;„- Q< gq на выходе устройства формируется сигнал вывода существенной ординаты.

Блок согряжения осуществляет согласование уровней и форм сигналов и делителя с выходом блоков 25 и 26. управление Функционированием блоков и узлов Осуществляется блОкОм управ ления 4, который Формирует управляющие сигналы и определяет пор."- î:;. и очередность работы.

Блок управления 4, ариф?1етический блок 5 делитель 7 и блок п мяти 6 реализуются на базе микропроцессора, а блоки 25 и 26 — на отдельных интегральных схемах. Такое комбинированное Выполнение позволяет сохранить

ВЫСОКОЕ быстродейстВИЕ МиКропрсцессору, что имеет. существенное значение при обработке большого количества информации.

Предлагаемое устройство можно использовать В многоканальной системе сбора телеметрической информации, оно проще, оно не содержит дораго0t0BigHz :I cлОжВых цифроаналоloBLl_#_ H аналого †цифров преобразователей, гибридчый делитель, элементы, преобразующие временные импульсы в циФровой код. блока управления соединен со вторым входом коитутатора, выход которогО пОдключен к первому ВхОду ааифметического блока выход арифметического блока соединен с первым

Входом блока памяти, Выход которого соединен с первости Входами делителя, первого и второго ключей, выход делителя подключен к первому

Входу блока сопряжения, второй выход блока управления соединен со Вторы?и Входами блока памяти, арифметического блок=, делителя и блока сопряжения, выходы первого и Второго злемечтов И подключены соответственно ка вторым Входам первого и второго ключей, Выходы. которых соединены са Входами элемента ИЛИ, выход элемента ИдИ подключен к выходу устройс.тва. о =:л —.и ч а ю щ.е е с я тем что,. с целью повышения быстродейстВия устройства, В него введены сумматср, нуль-орган, первый и второй блоки анализа, каждый из.которых Выполнен на элементе памяти элементе И., ключе записи и злемечте сравнения, Выход которого подключен к перво-, му входу элемента И, выход элемента

И соединен с первым входом ключа записи, выход которого подключен ко входу элемента памяти, выход элемента памяти соединен с первым Входам элемента сраввения, .Вь?Ходы блока сопряжения подключены ка вторым входам элементов cpàüíåHIIÿ и ключей записи соответствующ«х блоков анализа, второй выход блока управления соединен со вторьъеее Входами элементов И в блоках анализа, Выходы первого и второго элементов сравнения блоков анализа подключены к первым входам соот-. ветственно первого и второго элемен.тов И, вторые Входы которых соединены с выходом нуль-органа, выходы элементов памяти блоков анализа соединены с соответствующими входами сумматора, выход которого подключен

Ко ВхОду нуль-Органа. формула изобретения устройство для кусочно-линейной аппроксимации, содержащее задатчики атклОнения ВыхОды которых подключены к соответствующим первым входам коммутатора., первый Выход

Источники информации„ принятые во внимание при экспертизе

1. РpaaeediIIgа ОИ ЬЬ IREE, том 55, @ 3, март 1967, стр. 10-14.

Z.П т т СШЬ В ЗЗ11ЗОЗ, кл. З40-З45; 05.08.64 (прототип) .

765799

Составитель Н.Лысенко

Редактор И.Бахметьев Техред Ж.Кастелевич Корректор С.Шекмар

Заказ 6510 5 Тираж 75 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Филиал ППП"Патент", r.Ужгород,ул.Проектная,4