Устройство динамического преобразования адресов

Устройство динамического преобразования адресов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

<>765805

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву(22) Заявлено 17. 08. 78 (21) 2663772/18-24

-с присоединением заявки ¹(23) ПриоритетОпубликовано 230980, бюллетень ¹ 35

Дата опубликования описания 260980

Р()М. Кл.

G 06 F 9/36

Государственный комитет

С.СС Р по делам изобретений и открытий

Ю) >А<681. Згь (088.8) (72) Авторы изобретения

С.В.Назаров, В.A.Òàôèíöåâ и В.A.Tèòîâ (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИНАМИЧЕСКОГО ПРЕОБРАЗОВАНИЯ АДРЕСОВ

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и вычислительной системе с виртуальной памятью для динамического преобразования .виртуальных (математических). адресов в физические.

Известно устройство для динамического преобразования адресов в системах с виртуальной организацией памяти $1) .

Наиболее близким техническим ре,шением к изобретению является устройство,содержащее регистр математи- ческого адреса, разряды которого, отражающие номер сегмента и страницы, соединены через первую вентильную группу с первыми входами схем сравнения, вторые входы которых соединены адресными полями регистров ассоциативной памяти, разряды номера слова регистра математического адреса соединены через вторую вентильную группу с соответствующими разрядами регистра физического адреса, старшие разряды которого через схему ИЛИ сое динены с выходами рабочих полей регистров ассоциативной памяти через третью вейтильную группу и с выходом

2 информационного регистра оперативной памяти через четвертую вентильную группу, входы рабочих полей регистров ассоциативной памяти соединены через пятую вентильную группу с выходом информационного регистра оперативной памяти, управляющие поля регистров ассоциативной памяти (разряды занятости и использования регистров) соединены с матрицей быстрой переадресации, выходы которой соединены с управляющими входами вентильных групп запис в регистры ассоциативной памяти и входами установки ре15 гистров в нулевое состояние, управляющие входы первой — пятой вентиль-. ных групп математического и физического адресов схем сравнения и матрицы переадресации соединены с груп20 пой выходов блока местного управления, входы которого соединены с центральным устройством управления

ЭВМ, выходами схем сравнения, а выход с входом центрального устройства управления (2) .

Погрешностью эТих устройств является увеличение цикла выборки необходимого слова информации из опера тивной памяти (ОП) за счет допол30:нительных затрат времени на преобра765805 вование математического адреса в физический.

Целью изобретения является повышение быстродействия устройства.

Достигается это тем, что .в устройство для динамического.преобразования адресов, содержащее регистр математического адреса, вход которого является первым входом устройства, выходы номера сегмента и страницы регнстра математического адреса соединены с входом первого блока элементов

И, вход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого соединен с адресным выходом блока ассоциативной памяти, выход номера слова регистра математическо-го адреса соединен с входом второго блока элементов И, выход которого соединен с входом младших разрядов регистра физического адреса, вход старших разрядов которого соединен с выходом элемента ИЛИ, выход регистра физического адреса является первым выходом устройства, первый вход элемента ИЛИ соединен с выходом третьего блока элементов И, а второй вход — с выходом четвертого блока элементов И, вход третьего блока элементов И соединен с информационным выходом блока ассоциативной памяти, информационный вход которого соединен с выходом пятого блока элементов И, вход которого соединен с вторым входом устройства и с входом четвертого блока элементов И, управляющий вход и выход блока ассоциативной памяти соединены соответственно с выходом и входом блока переадресации, первый выход блока местного управления соединен с управляющими входами с первого по пятый блоков элементов

И, блока сравнения и блока переадресации, второй вход блока местного управления соединен с выходом блока сравнения, третий вход блока местного управления является третьим входом устройства, а второй выход — вторым выходом устройства, введены регистр адреса предыдущей математической страницы, регистр адреса предыдущей физической страницы, дополнительная схема сравнения, шестой и седьмой блоки элементов И, причем первый информационный вход дополнительной схемы сравнения соединен с выходом первого блока элементов И и с вхо.дом шестого блока элементов И, второй информационный вход †. с информационным выходом регистра адреса предыдущей математической страницы, а выход — с четвертым входом блока местного управления, третий выход которого соединен с управляющими входами дополнительной схемы сравнения, шестого и седьмого блоков элементов И, регистра адреса предыдущей математической страницы и ре- гистра адреса предыдущей физическойстраницы, информационный вход регистра адреса предыдущей математической страницы соединен с выходом шестого блока элементов И, информационный вход регистра адреса преды. душей физической страницы соединен с вьжодом третьего блока элементов

И, а информационный выход — c входом седьмого блока элементов И, выход которого соединен с третьим вхо1О дом элемента ИЛИ.

На чертеже схема предлагаемого устройства.

Устройство содержит регистр 1 математического адреса (1 -разряды

15 номера сегмента и страницы, 1"-разряды номера слова в странице),первый блок элементов И 2, соединенный

l выходом с частью 1 регистра 1; блок элементов И 3, соединенный входом

20 с частью 1 регистра 1; блок сравнения 4, соединенный первым информационным входом с выходом первого блока элементов И 2; блок ассоциативной памяти 5, адресные поля 5 регистРОВ KOTOPOI."О СОЕДИНЕНЫ С BTOPhIM ИНформационным входом блока сравнения

4, третий блок элементов И б, информационный вход которого соединен с выходом информационных полей 5 реН гистров блока ассоциативной памяти

5, четвертый и пятый блок элементов

И 7 и 8, информационные входы кото-. рых соединены с вторым входом 9 устройства, блок переадресации 10, соединенный входом с управляющими

З5 полями 5 регистров блока ассоциатив-!!! ной памяти, элемент ИЛИ 11, соединенный со старшими разрядами 12 (номер страницы) регистра физического адреса 12, младшие разряды которого

40 (номер слова) 12 соединены с выходом второго блока элементов И 3, а выход

13 является первым выходом устройства, блок местного управления 14 (БМЦ), входы которого соединены с выходом блока сравнения 4, выходом дополнительной схемы сравнения 15 и третьим входом 1б устройства, регистр

17 адреса предыдущей математической страницы, информационный вход которого соединен с выходом шестого блока элементов И 18; регистр 19 адреса предыдущей физической страницы, соединенный выходом седьмого блока эле ментов И 20.

Кроме того, на чертеже показаны первый выход 21 EW 14, который соединен с управляющими входами первого-пятого блоков элементов И (2,3,6, 7,8), а также с управляющими входами блока сравнения 4 и блока переадреса40 ции 10; четвертый вход 22 БМУ 14, который соединен с управляющими входами дополйительной схемы сравнения

15, регистров 17,19, элементов И 18 и 20; второй 23 выход устройства, соеЯ диненный с входом центрального уу

765805.

ЭВМ; второй нход устройства соединен с выходом информационного регистра

ОП; первый выход устройства соединен с входом адресного регистра ОП; третий вход устройства соединен с выходом центрального Уу ЭВМ.

Работает устройстно следующим образом.

Пусть н некоторый момент времени происходит обращение к математической странице, информация о которой имеется н блоке ассоциативной памяти

5, и требуемая физическая страница находится в ОП. С приходом кода математического адреса в регистр l от

ЦУУ ЭВМ запускается БМУ 14. Сигнал от БМУ поступает на упранляющие входы первого блока элементов И 2 и блока сравнения 15, в.результате чего пара чисел (S,р) t, характеризующая адреса математического сегмента и страницы, поступает для сравнения с адресным полем 5 регистров ассоциативной памяти на блок сравнения 4. Одновременно пара .(S; p)c поступает на дополнительную схему сравнения 15, где сравнивается с содержимым регистра 17, храня.щего пару (S,p) t-i,ò.å математический адрес сегмента и страницы по предыдущему обращению (момент времени t-1). Пусть (S p)t = (S p)t 1> тогда с выхода дополнительной схемы сравнения 15 в БМУ поступит сигнал свидетельствующий о том, что предыдущее обращение было к той же самой странице,что и текущее. Так как в этом случае в предыдущем цикле в регистре 19 был запомнен адрес требуемой физической страницы, то БМУ 14 вырабатывает управляющий сигнал, поступающий на управляющий вход седьмого блока элементов И 20, в результате чего код адреса физической страницы поступает с регистра 19 через седьмой блок элементов И 20 и элемент

ИЛИ 11 на регистр физического адреса

12. Одновременно БМУ посылает управляющий сигнал на второй блок элемен- . тов И 3, чем переписывается адрес слова в странице в регистр физического адреса 12. На этом процесс пре- образования заканчивается и БМУ сигналом на выход 23 уведомляет об этом

ЦУУ ЭВМ.

Поскольку в рассматриваемом случае обращение происходило к той же самой странице, что и прежде, обновления информации в регистрах 17 и 19 не происходит (БМУ не посылает сигналы на третий и шестой блоки эле,ментов И 18 и 6).

Предположим, теперь, что (S р) 4

j(S,р) . B этом случае с выхода дополнительной схемы сравнения 15 в БМУ 14:поступит сигнал, свидетельствующий о том, что обращение происходит к ионой странице. БМУ вырабатывает управляющий сигнал, поступающий на сбро- регистра 17,,а затем на запись н него новой пары (S,p) °

Для этого выдается управляющий сигнал на шестой блок элементов И 18.

После этого вырабатывается сигнал на сброс содержимого регистра 19, так как теперь происходит обращение к другой физической странице. Поскольку ее адрес надо теперь выбрать из блока ассоциативной памяти, управляющий сигнал на седьмой блок элементов (О И 20 не выдается. После срабатывания блока сравнения 4 по новой паре (S,ð) происходит считывание кода адреса физической страницы из рабочего поля выбранного регистра ассо15 циатинной памяти..Для этого БМУ вырабатывает управляющий сигнал на тре,:тий блок элементов И 6, в результате

,чего код адреса физической страницы .записывается н регистр физического

2О адреса 12 (одновременно туда записывается адрес слова в странице 9) а также в регистр 19. Теперь, если следующее обращение будет производиться к той же странице,что и прежде, не потребуется производить выборку из блока ассоциативной памяти, так как ситуация (5 p)g+, =(S,р) будет выявлена дополнительной схемой сравнения 15 и БМУ 14 занесет в регистр физического адреса 12 информацию, записанную в,регистре 19.

Таким образом, если происходит подряд несколько обращений к одной и той же.странице (что и бывает практически), то время преобразования ма" ,тематического адреса в физический сокращается на нремя выборки информации из блока ассоциативной памяти. Это позволяет, во-первых, повы-, :сить производительность ЭВМ за счет

40 сокращения средней длительности цикла обращения к ОП, а во-вторых, делает все устройство некритичным к параметрам блока ассоциативной памяти.

Более того, в принципе можно использовать вместо ассоциативной памяти быстродействующую память (например, на тонких магнитных пленках) с адресной выборкой. При этом среднее быстродействие устройства будет вЫше, чем в устройствах с ассоциативной памятью, но построенных по известным схемам.

° с

Рассмотрим теперь работу устройства в том случае, если (В,p)+ Ф

i(S,р)+. и пара (S,р) не найдена в блоке ассоциативной памяти. В этом случае с выхода блока сравнелия 4 на вход БМУ 14 поступает сигнал, свидетельствующий о необходи60 алости занесения в блок ассоциативной памяти информаций по требуемой странице. БМУ вырабатывает на выходе 23 сигнал, который поступает в ЦУУ и управляющий сигнал на запуск блока б5 переадресации 10. Последний, анали765805 зируя управляющие поля 5 регистров ассоциативной памяти (разряды, характеризующие их занятость и используемость при преобразовании адресов) определяет номер регистра, в который будет заноситься новая информация, и подготавливает к работе элементы И занесения информации в адресное поле соответствующего регистра. ЦУУ организует последовательно обращения к таблице сегментов с учетом значения S и страниц с учетом значения р. Если после обращения к страничной таблице окажется, что требуемая физическая страница находится в ОП, то с выходов информационного регистра 9 OII код адреса физи- 15 ческой страницы поступит на пятый блок элементов И 8 для записи в регистр ассоциативной памяти, выбранный блоком переадресации 10, на четвертый блок элементов И 7 для записи в 2О регистр физического адреса. Одновременно БМУ под действием сигнала ЦУУ на входе 16 вырабатывает управляющий сигнал на блок сравнения 4, которая пропускает пару (S р) для записи в 25 адресное поле выбранного регистра ассоциативной памяти.

Как видно из изложенного, в этом случае устройство работает, как известные, т.е. выигрыш в быстродействии не дает. Однако последняя ситуация бывает примерно. лишь в 10Ъ случаев преобразования адресов (см. Упомянутый источник), в остальных 90% случаев преобразования устройство ,обеспечивает повышенное быстродействие. Таким образом, в целом устройство обеспечивает более высокое быстродействие по сравнению с известными.

Формула изобретения

40 устройство для динамического преобразования адресов, содержащее регистр математического адреса, вход которого является .первым входом устройства, выходы номера сегмента и страницы регистра математического адреса соединены с входом первого блока элемента И, выход которого сое-. динен с первым информационным входом блока сравнения, второй информацион-. ный вход которого соединен с адресным выходом блока ассоциативной памяти, выход номера слова регистра математического адреса соединен с входом второго блока элементов И, выход которого соединен с входом младших > разрядов регистра физического адреса, вход старших разрядов которо.

-ro соединен с выходом элемента ИЛИ, выход регистра физического адреса 6О является первым выходом устройства, первый вход элемента ИЛИ соединен с выходом третьего блока элементов И, а второй вход — с выходом четвертого ° блока элементов И вход третьего блока элементов И соединен с информационным выходом блока ассоциативной памяти, информационный вход которого соединен с выходом пятого блока элементов И, вход которого соединен с вторым входом устройства и с входом четвертого блока элементов И, управляющий вход и выход блока ассоциативной памяти соединен соответственно с выходом и входом блока переадресации, первый выход блока местного управления соединен с управляющими входами с первого по пятый блоков элементов

И, блока сравнения и блока переадресации, второй вход блока местного- управления соединен с выходом блока сравнения, третий вход блока местного управления является третьим входом устройства, а второй выход— вторым выходом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены регистр адреса предыдущей математической страницы, регистр адреса предыдущей физической страницы, дополнительная схема сравнения, шестой и седьмой блоки элементов И, причем первый информационный вход дополнительной схемы сравнения соеди- . нен с выходом первого блока элементов И и с входом шестого блока элементов И, второй информационный вход с информационным -выходом регистра адреса предыдущей метематической страницы, а выход - с четвертым входом блока местного управления, третий выход которого соединен с управляющими входами дополнительной схемы сравнения, шестого и седьмого блоков элементов И,регистра адреса предыдущей математической страницы и регистра адреса предыдущей физической страницы, информационный вход регистра адреса предыдущей математической страницы соединен с выходом шестого блока элементов И, информационный вход регистра адреса предыдущей физической страницы соединен с выходом третьего блока элементов

И, а информационный выход — с входом седьмого блока элементов И, выход которого соединен с третьим входом элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1.Катцин Л.Г. Вычислительные машины системы 370. N. "Мир", 1974.

2.Гущенкова Б.Н. и Волкова Н.A.

Организадия виртуальной памяти

ЕС-1035; Сб. "Вопросы радиоэлектроники", серия ЭВТ, 1976, М 13, с.11-15 (прототип)

765805 акаэ 65 0 Тираж 5 Подписное ЦНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035; Москва, Ж-35, Раушская наб., д.4/5

Ф илиал ППП Патент, r.Óæãîðîä,óë.Ïðîåêòíàÿ,4

Составитель Г. Пономарева

Редактор Е.Гончар Техреду.ЩепанскаяКорректор С.Шекмар