Интерполятор

Интерполятор

Иллюстрации

Показать все

Реферат

 

П4т(:ь

-.,е," иав

И А

Союз Советских

Социалистических

Республик

О П С Н E

ИЗОБРЕТЕНИЯ

<>765821

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 281178 (21) 2688954/18-24 с присоединением заявки ¹(23) ПриоритетОпубликовано 230980.Бюллетень ¹ 35

Дата опубликования описания 230980 (51)М. Кл.

С1 06 G 7/30

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 33 (088.8) (72) Авторы изобретения

А. Ф. Кургаев и В. Н. Коробейников (71) Заявитель (54) ИНТЕРПОЛЯТОР

2 пользующий отрицательную обратную связь для компенсации на каждом последующем шаге инструментальных оши- бок интегрирования, накопленных на предыдущем шаге P).

Более высокая точность достигается за счет увеличения порядка восстанавливающего полинома.

Недостатком является наличие погрешности восстановления функции, обусловленной тем, что процесс фиксации приращений накладывается на процесс интегрирования этих приращений.

Цель изобретения — повышение точности, Цель достигается тем, что интерполятар, содержащий выходной интегратор, выход которого подключен к одному из входов первого сумматора, дру-, гой вход которого является входом интерполятора, выход первого сумматора через первый ключ связан с входом первого запоминающего элемента, и первый блок нелинейной интерполяции, содержащий ряд цепей, каждая из которых состоит иэ последовательно соединенных сумматора, ключа, запоминающего элемента и интегратора, входы сумматора первой цепи подключены соответственно к выходу первого сумматора и

Изобретение относится к вычислительной технике и может быть использовано для воспроизведения функций при выводе информации на индикаторы, графопостроители и исполнительные ме- 5 ханизмы в управляющих вычислительных системах.

Известен линейный интерполятор с компенсацией инструментальной погрешности, использующий отрицатель- 10 ную обратную связь для компенсации на каждом последующем шаге ошибок интегрирования, накопленных на предыдущем шаге и содержащий последовательно соединенные цифроаналоговый 15 преобразователь, сумматор, ключ, аналоговое запоминающее устройство и интегратор, выход которого подключен к другому входу сумматора (11 .

Недостатком этого устройства яв" 20 ляется высокая погрешность, связанная с аппроксимацией исходной функции кусочно-линейными отрезками, а также с тем, что процесс запоминания приращения функции происходит 25 одновременно с процессом интегрирования этого приращения.

Наиболее близким к предлагаемому по технической сущности является интерполятор произвольного порядка, ис-30

Ордена Ленина институт кибернетики Академии наук

Украинской ССР

765821

40 к-выходу первого запоминающего элемен га, первый нход сумматора каждой последующей цепи соединен с выходом сумматора предыдущей цепи, другой вход интегратора предыдущей цепи соединен с выходом интегратора последующей цепи, выход запоминакщего элемента каждой цепи соединен с остальными входами интеграторов всех предыдущих цепей, в цепи обратной связи интег- ратора каждой цепи блока нелинейной интерполяции включен разрядный ключ, дополнительно содержит второй блок нелинейной интерполяции, выполненный аналогично первому блоку нелинейной интерполяции, второй и третий сумматоры, второй запоминающий 15 элемент и пять ключей, при этом выход первого сумматора через второй ключ соединен с входом второго запо минающего элемента, выходы первого и второго запоминающих элементов .,20 соответственно через третий и четвер-, тый ключи соединенц с первым входом выходного интегратора,выходы интегратора первой цепи и эапоминающих элементов всех цепей первого блока нели нейной интерполяции подключены к входам второго сумматора, выходы интегратора первой цепи и запоминающих элементов всех . цепей второго блока нелинейной интерполяции подключены к нходам третьего сумматора, выходы второго и третьего сумматоров соединены с вторым входом выходного интегратора соответственно через пятый и шестой ключи, нходы сумматора первой цепи нтoporo блока нелинейной интерполяции соединены соответственно с выходом первого сумматора и с выходом второго запоминающего элемента, вторые входы сумматоров второй и всех последующих цепей каждого блока нелинейной интерполяции соединены с выходами запоминающих элементов предыдущих Io номеру цепей другого блока нелинейной интерполяции. 45

На чертеже представлена блок-схема устройства.

Она содержит сумматоры 1 и 2, ключи 3-5, э апоминакщие элементы 6-8, ключи 9 и 10, интеграторы 11, разрядные ключи 1?,. сумматоры 13 к 14, ключи 15 и 1б, ньжодной интегратор 17,, вход 18, выход 19 интерполятора, блоки 20 и 21 нелинейной интерполяции.

Интерполятор работает следующим об- >5 разом, На вход 18 н момент времени t с

Э периодом Т, равным постоянной времени интеграторон 11 и 17 поступает ступенчатое напряжение, величина каждой ступеньки соответствует значению 60 интерполируемой функции н указанный момент времени.

Работа интерполятора различна для четных и нечетных периодон интерполирования. В четные интервалы времени замкнуты ключи 4, 10 и 16, а также ключи 3 и 12 второго блока. нелинейной интерполяции, остальные ключи5, 9 и 15, а также ключи 3 и .12 первого блока нелинейной интерполяции разомкнуты. В нечетные интервалы вре-. мени разомкнуты ключи 4, 10 и 16, а также ключи 3 и 12 второго блока нелинейной интерполяции, ключи 5,9 и

15, а также ключи 3 и 12 первого блока нелинейной интерполяции при этом замкнуты.

В четные интервалы времени интег раторы 11, входщаие в состав блока 20, с помощью ключей 12 устанавливаются в начальное состояние, а его запоминающие элементы с ключами 3 подключаются к выходам сумматоров 2. ПервЫй блок 21,нелинейной интерполяции н четные интервалы времени через сумматор 14 подключается ко входу. интегратора 17.

Таким образом, н четные интервалы времени происходит подготовка к работе второго блока 20 нелинейной интерполяции — начальная установка его интеграторов 11 и запоминание на элементах б значений напряжений, поступающих с выходов соответствующих сумматоров 2, а первый блок 21 нелинейной интерполяции н эти периоды времени участвует в формировании выходного напряжения интерполятора.

В нечетные интервалы нремени происходит подготовка к работе первого блока нелинейной интерполяции 21, в то время как второй блок нелинейной интерполяции 20 участвует н формировании выходного напряжения интерполятора °

При этом на выходе сумматора 1 вырабатывается текущее значение разности между входным и выходным напряжениями интерполятора, т.е. первое приращение, которое н течение четного интервала времени Т запоминается в запоминающем элементе 7, а в нечетные интерналы времени — в запоминающем элементе 8.

В течение одного, например, четного интервала интерполирования интерполятор работает следующим образом.

На выходе сумматора 2 первой цепи блока 20 вырабатынается текущее значение приращения второго порядка, как разность между текущим значением первого приращения, формируемым на выходе сумматора 1, и значением первого приращения, запомненным в элементе 8 н предыдущем (нечетном} интервале времени.

Аналогично, на выходе сумматора 2 последней .(m-той) цепочки блока 20 н четные интервалы времени вырабатывается текущее значенйе приращения (m+1}-го порядка, как разность между текущим значением приращения m-го порядка, формируемым на выходе суммато ра 2 предпоследней цепи блока 20, и

765821

"значением приращения rn-го порядка с выхода элемента 6 предпоследней цепи блока 21, запомненным в предыдущем интервале времени.

С выходов сумматоров. 2 цепочек блока 20 аналоговые напряжения, равные приращениям интерполируемой функции соответствующего порядка, через замкнутые ключи 3 поступают на запоминакщие элементы 6 этих же цепей и в течение четного интервала времени запоминаются в них.

К моменту окончания четного интервала времени Т в запоминающем элементе 7 содержится величина аналогового напряжения, равная первому приращению интерполируемой функции, а tS в запоминающих элементах 6 второго блока 20 нелинейной интерполяции — величины аналогового напряжения, равные второму и высшим приращениям ичтерполируемой функции. В это время 20 на входы интегратора 17 поступают напряжения с выхода запоминающего элемента 8 и (через замкнутый ключ 16 и сумматор 14) напряжение от первого блока нелинейной интерполяции 21.При этом интеграторы 11, сумматор 14 и интегратор 17 вырабатывают интерполирующий лолином, поступающий на выход 19.

Во время следующего (нечетного) интервала времени в результате переключения всех ключей из замкнутого состояния в разомкнутое и наоборот функции блоков нелинейной интерполяции 20 и 21 меняются.

Описанный процесс работы интерполятора повторяется. B результате на выходе 19 образуется кусочнонелинейное напряжение, которое интерполирует значения воспроизводимой функции. 40

Точность интерполяции повышена за счет разделения во времени процессов запоминания приращений и их интегрирования. Технико-экономический эффект обусловлен тем, что повышение точности 45 достигнуто при существенном снижении требований по быстродействию к каждому в отдельности запоминающему элементу.

Формула изобретения

Интерполятор, содержащий выходной интегратор, выход которого подключен к одному из входов первого сумматора, другой вход которого является входом интерполятора, выход первого сумматора через первый ключ связан с входом первого запоминающего элемента, и первый блок нелинейной интерполяции, содержащий ряд цепей, каждая из которых состоит из последовательно соединенных сумматора, ключа, запоминающего элемента и интегратора, входы сумматора первой цепи годключены соответственно к выходу первого сумматора и к выходу первого запоминающего элемента, первый вход сумматора каждой последующей цепи соединен с выходом сумматора предыдущей цепи, другой вход интегратора предыдущей цепи соединен с выходом интегратора последующей цепи, выход запоминающего элемента каждой цепи соединен с остальными входами интеграторов всех предыдущих цепей, в цепи обратной связи интегратора каждой цепи блока нелинейной интерполяции включен разрядный ключ, отлич ающийся тем, что, с целью повышения точности, интерполятор дополнительно содер;кпт второй блок нелинейной интерполяции, выполн&Elный аllалОГичнО первОму блОкg не линейной интерполяции, второй и третий сумматоры, второй запоминающий элемент и пять кгпочей, при этом выход первого сумматора через второй ключ соединен с входом второго запоминающего элемента, выходы первого и второго запоминающих элементов соответственно через третий и четвертый ключи соединены с первым входом выходного интегратора, выходы интегратора первой цепи и запоминающих элементов всех цепей первого блока нелинейной интерполяции подключены к входам второго сумматора, выходы интегратора первой цепи и запоминающих элементов всех цепей второго блока нелинейной интерполяции подключены к входам третьего сумматора, выходы второго и третьего сумматоров соединены с вторым входом выходного интегратора соответственно через пятый и шестой ключи, входы сумматора первой цепи второго блока нелинейной интерполяции соединены соответственно с выходом первого сумматора и с выходом второго запоминающего элемента, вторые входы сумматоров второй и всех последующих цепей каждого блока нелинейной интерполяции соединены с выходами .запоминающих элементов предыдущих по номеру цепей другого блока нелинейной интерполяции.

Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 364943, кл. С 06 G 7/30, 1971, 2. Авторское свидетельство СССР

Р 480094, кл. ч 06 G 7/30, 1973 (прототип).

765821

Редактор Т. Киселева

Заказ 6922/18 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии

113035, Москва, K-35, Раушская наб., д. 4/5

I

Составитель Г.Осипов

Текред N. Кузьма Корректор М.Коста филиал ППП "Патент", r. Ужгород, Ул. Проектная, 4