Устройство для распределения уровней

Устройство для распределения уровней

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Соцкапмстнческкз

Республик >766015

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 311078 (21) 2679943/18-21 с присоединением заявки Но (23) Приоритет

Опубликовано 230980, Бюллетень Йо 35

Дата опубликования описания 230980 (51)М. Kn.

Н 03 К 17/62

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 621. 306..2(088.8) (72) Авторы изобретения

Ю.И. Попше, В.М. Писарчук и С.К. Шиденко (71) Заявитель (54) УСТРОИСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ УРОВНЕЯ

Изобретение относится к импульсной технике и может быть использова- но в дискретной автоматике.

Известно устройство, содержащее счетчик, коммутатор, несколько дешифраторов, входы которых соединены с выходами счетчика (1) . Недостаток устройства — недостаточная помехоустойчивость. 10

Известно также устройство-распределитель уровней, содержащий счетчик, выходы которого соединены с соответствующими входами первого и второго дешифраторов, выход последнего разряда счетчика соединен с тактовым входом счетного триггера, выходы которого соединены с входами стробирования дешифраторов (2) .

Недостаток устройства — недоста- 70 точная помехоустойчивость.

Цель изобретения — повышение помехоустойчивости устройства.

Это достигается тем, что в устройство, содержащее регистр, выходы которого соединены с соответствующими входами первого и второго дешифраторов, введены первый, второй и третий

RS-триггеры, элемент И, два инвертора, входы 5 первого и второго RS-тригЗ0 геров соединены с входами управления устройства, тактовые входы первого и второго RS-триггеров соединены с выходами последних разрядов соответственно первого и второго дешифраторов, выходы первого и второго RSтриггеров соединены соответственно с

S- u R-входами третьего RS-триггера, прямой и инверсный выходы которого соединены соответственно с первым входом и вторым входом элемента И и через инверторы — co входами стробирования соответственно первого и второго дешифраторов, выход элемента И соединен со входом установки в начальное состояние регистра.

На фиг. 1 представлена принципиальная схема устройства; на фиг.2 импульсная диаграмма работы устройства.

Устройство содержит регистр 1, выходы которого соединены с соответствующими входами первого 2 и второго З.дешифраторов, первый 4, второй

5, третий 6 RS-триггеры, выходы триггеров 4 и 5 соединены соответственно со входами R u S триггера 6, прямой выход которого соединен с первым входом элемента И 7 и через инвертор 8

766015 со входом 9 стробирования дешифратора 2, инверсный выход триггера 6 соединен со вторым входом элемента И 7 и через инвертор 10 со входом 11 . стробирования дешифратора 3, выход элемента И 7 соединен со входом 12 установки "0" регистра 1, S-входы триггеров 4 и 5 соединены со входами управления 13 и 14 соответственно, тактовые входы с соответствующими выходами последних разрядов дешифратора °

Устройство работает следующим образом.

При изменении состояния регистра меняется код, вырабатываемый дешиф раторами в зависимости от наличия 15 сигнала логической "1" на выходе 9 или 11 включается: тот или иной дешифратор. Если управляющий сигнал на входе 14 появляется во время работы распределителя по сигналу, поступив- 20 щему на вход 13, то коммутирующий триггер 5 устанавливается в состояние "единица", но триггер 6 сохраняет свое прежнее состояние до конца цикла работы по первому управляющему сигналу и по окончании этого цикла изменяет свое состояние. При этом

:на вход 11 поступает разрешающий сигнал и начинается генерация кода вторым дешифратором. По окончании этого цикла сигналом с выхода последнего разряда второго дешифратора триггер

5 устанавливается в начальное следующее,состояние.

При совпадении по времени входных управляющих импульсов срабатывает одна определенная группа каналов (в зависимости от быстродействия соответствующих триггеров: триггер 4 триггер 6, триггер 5 — триггер 6) а другая ждет, так как соответствую- 40 щий ей сигнал управления запоминается триггером 4 (5). При отсутствии или редком появлении управляющих входных сигналов распределитель удерживается по шине 12 в исходном состо- 45 янин единичным потенциалом от элемента И 7.

Технико-экономический эффект от использования изобретения заключается в следующем.

Предлагаемый распределитель отличается повышенной помехоустойчивостью при управляемой коммутации его выходов. Это достигнуто благодаря Введению в распределитель новых элементов, обеспечивающих устойчивую его работу зэ независимо от перекрытия по времени входных управляющих сигналов ° Приоритет по коммутации той или другой группы каналов распределителя имеет тот управляющий сигнал, который поступает по времени первым. Одновременная работа двух групп выходов схемой исключена. Коммутация выходов распределителя выполняется в порядке очередности без взаимного отрицательного влияния в соответствии с порядком поступления коммутирующих входных импульсов.

Распределитель особенно эффективно используется в асинхронно-синхронной системе передачи данных для снятия .информации с буферной памяти,когда одновременное поступление синхронных и асинхронных управляющих сигналов должно быть исключено. Устройство обеспечивает это с высокой степенью достоверности, что подтверждается результатами испытаний.

Формула изобретения

Устройство для распределения уровней, содержащее регистр, выходы которого соединены с соответствующими входами первого и второго дешифраторов, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены первый, второй и третий RS-триггеры, элемент И, два инвертора, входы S первого и второго RS-триггеров соединены с входами управления устройства, тактовые входы первого и второго RS-триггеров соединены с выходами последних разрядов соответственно первого и второго дешифраторов, выходы первого и второго RS-триггеров соединены соответственно с S- u R-входами третьего

RS-триггера, прямой и инверсный выходы которого соединены соответственно с первым и вторым входом элемента

И и через инверторы — co входами стробирования соответственно первого и второго дешифраторов,выход элемента И соединен со входом установки в начальное состояние регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 362477 кл. Н 03 К 17/62, 1971.

2. Букреев и др. Микроэлектронные схемы цифровых устройств, М., 1975, с. 269.

"гс

Составитель Ю. Фирстов

Редактор О. Стеннна Техред Н.Граб Корректор С. Шекмар

Заказ 6527/53 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4