Устройство для защиты от ошибок

Устройство для защиты от ошибок

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистическик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 0509,78 (21) 2661663/18-09 (51) М. с присоединением заявки № (23) Приоритет

H 04 L 1/12

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 2309.80. Бюллетень ¹ 35

Дата опубликования описания 230980 (53) УДК 621 ° 394 ...14(088.8) (72) Авторы изобретения

Б.A. Савельев, Н.П. Сергеев, В.A. Лазарев и Г.Н. Чернецов (71) Заявитель

Пензенский политехнический институт (54) УСТРОИСТВО ДЛЯ ЗА14ИТЫ ОТ ОШИБОК

Изобретение относится к технике связи и может использоваться в системах передачи данных с решающей обратной связью.

Известно устройство для защиты от ошибок, содержащее на передаче последовательно соединенные первый входной накопитель, переключатель и кодер, информационный вход первого входного накопителя объединен с пер- 10 вым входом блока памяти, к второму входу которого подключен соответствующий вход переключателя и выход первого счетчика блокировки, к входу которого и к соответствующему входу 15 первого входного накопителя подключены соответственно первый и второй выходы датчика команд, третий выход которого подключен к входу датчика сигналов обмена, а выход блока памя- 20 ти подключен к соответствукнцему входу переключателя, а на приеме - последовательно соединенные второй входной накопитель, выходной накопитель и второй датчик сигналов обмена,25 информационный вход второго входного накопителя объединен с входом декодера, один из выходов которого через второй счетчик блокировки подключен к соответствующим входам второго датчи-30 ка сигналов обмена и выходного накопителя и непосредственно к входу Ошибка датчика служебных команд, а другой выход второго входного накопителя подключен к входу дешифратора служебных команд (1).

Однако известное устройство имеет недостаточную достоверность обнаружения ошибок.

Цель изобретения - повышение достоверности обнаружения ошибок.

Для этого в устройстве для защиты от ошибок, сЬдержащем на передаче последовательно соединенные первый входной накопитель, переключатель и кодер, информационный вход первого входного накопителя объединен с первым входом блока памяти, и второму входу которого подключен соответствующий вход переключателя и выход первого счетчика блокировки, к входу которого и к соответствующему входу первого входного накопителя подключены соответственно первый и второй выходы датчика команд, третий выход которого подклю- чен к входу датчика сигналов обмена, а выход блока памяти подключен к соответствующему входу переключателя, а на приеме — последовательно соеди»

766029 ненные второй входной накопитель, выходной накопитель и второй датчик сигналон обмена, информационный вход, второго входного накопителя объеди» нен с входом декодера, один из выходов которого через второй счетчик блокировки подключен к соответств,щим 5 входам второго датчика сигналов обмена и выходного накопителя и непосред« ственно к нходу Ошибка датчика служебных команд, а другой выход второго входного накопителя подключен к входу дешифратора служебных команд, введены на передаче элемент И, включенный между входом датчика команд и дополнительным входом первого счетчика блокировки, а на приеме — после- 15 довательно соединенные элемент НЕТ, линия задержки и элемент ИЛИ, к двум другим входам которого подключены соответственно выход элемента НЕТ и вход дополнительного счетчика, соеди- 2Q ненного с выходом дешифратора служебных команд и одним из входов элемента НЕТ, к другому входу которого подключен дополнительный выход второго счетчика блокировки, к дополнитель- у5 ному входу которого подключен выход элемента ИЛИ, соединенный с входом датчика команд, а выход дополнительного счетчика подключен к другому входу элемента И и к дополнительному входу ныходного накопителя, а дополнительный выход первого счетчика блокировки подключен к дополнительным входам переключателя непосредственно и через блок памяти.

На чертеже представлена структурная электрическая схема предложенного устройства. устройство содержит на передающей части входной накопитель 1, переключатель 2, кодер 3, блок 4, памяти, 4(} датчик 5 сигналов обмена, элемент И

6, счетчик 7 блокировки и датчик 8 команд, а на приемной части — дешифратор 9 служебных команд, счетчик

10, элемент НЕТ 11, линию задержки

12, элемент: ИЛИ 13, входной накопи45 тель 14, декодер 15, счетчик 16 блокировки, выходной накопитель 17 и датчик 18 служебных команд. устройство работает следующим об" 50 разом.

При отсутствии искажений н принимаемой информации датчик 5 посылает источнику сигнал о готовности принять от него очередную комбинацию, которая записывается во входной накопитель 1 и блок 4 памяти. Затем с помощью кодера 3 вводится необходимая избыточность, и кодовая комбинация поступает в канал связи.

На приемной стороне данная комби- 40 нация поступает во входной накопитель 14 и одновременно в декодер 15, где происходит обнаружение ошибок в комбинации. Если ошибка не обнаружена, то комбинация переписывается в выходной накопитель 17, и датччк 18 сигналов обмена сообщает потребителю информации о готовности выдать ему информацию.

Ниже рассматривается работа устройства при искажении информации.

Пусть при передаче информации со станции A произошло искажение комбинации В. При обнаружении ошибок на выходе декодера 15 появляется сигнал, который подается на счетчик 16 блокировки и на датчик 8. команд. Сигнал со второго выхода счетчика 16 блокирует прием h-комбинаций в выходной накопитель 17. Датчик 8 записывает комбинацию "Нет" во входной накопитель 1 и включает счетчик 7 блокировки, сигнал с первого выхода которого обеспечивает считывание h-комбина-: ций из блока 4 памяти через переключатель 2 вслед за командой "Нет". Станция А выделяет с помощью дешифратора 9 служебных команд команду

И Н

Нет, сигнал с выхода которого подается на счетчик 16 блокировки. В результате, так же как и на станции

Б осущестнляется блокировка выходного накопителя 17 и обратный канал (на станцию A) посылается команда

"Нет" и h-комбинаций из блока 4

:памяти. Таким образом, осуществляется исправление возникающих ошибок в результате повторения передачи hкомбинаций и команды "Нет" в обоих направлениях.

Теперь предполагают, что команда

Н tt

Нет в обратном. канале исказилась и превратилась н разрешенную комбинацию.

На станции А блокиронки приемника не происходит, команда "Нет" на . станцию Б не посылается, станция

A продолжает передачу информации от источника, в приемнике станции A появляются лишние комбинации. В конце цикла блокировки на станцию Б вместо команды "Нет" приходит

"другая комбинация". В результате сигнал с третьего выхода счетчика 16 блокировки проходит .через открытую схему НЕТ 11 и схему ИЛИ

13 и попадает на датчик 8 команд по шине Запрос . Датчик 8 обеспечивает блокировку приемника на h-комбинаций,посылку команды Нет .Сигнал с выхода элемента НЕТ 11 также проходит через элемент задержки на и элементов (п-длина комбинации),элемент ИЛИ 13 .и вызывает посылку второй команды

"Нет" в канал связи. При этом сигналом с выхода счетчика 7 блокировки с помощью переключателя 2 обеспечивается увеличение цикла блокировки на

1 комбинацию передачи данных иэ входного накопителя и передача h-комбинаций из блока 4 памяти вслед за второй командой "Нет".

B приемной части станции А дешифратор 9 служебных команд выделяет пер766029 вую команду "Нет". В результате чего через элемент ИЛИ 13 посылается сигнал Запрос на датчик 8 команд, который обеспечивает передачу коман, ды "Нет" на, станцию Б, с помощью счетчика 16 блокируется выходной накопитель 17 на время приема h-комбинаций.

После прихода второй команды

"Нет" на станцию А срабатывает счетчик 10, сигналом с выхода которого страются h-комбинаций, накопленных ранее в выходном накопйтеле 17.Этот же сигнал попадает на второй нход элемента И 6 в передающей части, которая в это время открыта сигналом по шине Запрос . 15

В результате на выходе элемента И

6 появляется сигнал, попадающий на второй нход счетчика 7 блокировки. Счетчик срабатывает и появляется сигнал на его втором выходе, который попада- 2Q ет на пятый вход переключателя 2 и третий вход блока 4 памяти. В результате со второго выхода блока 4 памяти через переключатель ? описываются в канал связи 2h-комбинаций. 25

Таким образом происходит исправление появившихся искажений н прямом и обратном каналах.

Предлагаемое устройство позволяет уменьшить вероятность появления вставок и выпаданий комбинаций в принимаемой информации и уменьшить вероятность необнаружения ошибок, поскольку обнаруживается превращение коман,ды- "Нет" в разрешенную комбинацию,.;

Формула изобретения

Источники информации, 1 принятые во ннимание при экспертизе

1. Шляпоберский В.И. Основы техники передачи дискретных сообщений „

И., Связь, 1973, с. 398, фиг. 1 (прототип).

Устройство для защиты от ошибок, содержащее на передаче последова- 40 тельно соединенные первый входной на:копитель, переключатель и кодер, информационный вход первого входного накопителя объединен с первым входом блока памяти, к втоРомУ входу которо- 45 го подключен соответствующий вход переключателя и выход первого счетчика блокировки, к входу которого и к соответствующему входу первого входного накопителя подключены соответственно первый и второй выходы датчи- ка команд, третий выход которого подключен к входу датчика сигналов обмена, а выход блока памяти подключен к соответствующему нходу переключателя, а на приеме - последовательно соединенные второй входной накопитель, выходной накопитель и второй датчик сигналов обмена, информационный вход второго входного накопитеmr объединен с нходом декодера, один из выходов которого через нторой счетчик блокировки подключен к соответствующим входам второго датчика сигналов обмена и выходного накопителя и непосредственно к входу Ошибка датчика служебных команд, а другой выход второго входного накопителя подключен к входу дешифратора служебных команд, о т л и ч а ю щ.е е с я тем, что, с целью повышения достоверности обнаружения ошибок, введены на передаче элемент И, включенный между входом датчика команд и дополнительным входом первого счетчика блокиров.ки, а на приеме - последовательно соединенные элемент НЕТ, линия задержки и элемент ИЛИ, к двум другим входам которого подключены соответственно выход элемента НЕТ и вход дополнительного счетчика, соединенного с выходом дешифратора служебных. команд и одним из входов элемента НЕТ, к другому входу которого подключен дополнительный выход второго счетчика блокировки, к дополнительному входу которого подключен выход элемента

ИЛИ, соединенный с входом датчика команд, а выход дополнительного счетчика подключен к другому входу элемента И и к дополнительному входу выходного накопителя, а дополнительный выход первого счетчика блокировки подключен к дополнительным входам переключателя непосредственно и через блок памяти, 766029

ОИ

Составитель Е. Погиблов

Редактор Т. Иванова Техред А,.йч Корректор С. Шекмар

Заказ 6528/53 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, й-35, Раушская наб., д. 4/5 филиал ППП Патент ™, r. Ужгород, ул. Проектная, 4