Устройство для формирования синхроимпульсов

Устройство для формирования синхроимпульсов

Иллюстрации

Показать все

Реферат

 

тМвмдгио,х блеске.я !

О::ИСАНИЕ!

1 1 767747

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (51) М.К . (22) Заявлено 18.12.78 (21) 2702586/18-24 с присоединением заявки №вЂ” (23) Приоритет—

G 06 F 1/04

Гюстдарстееииый комитет

СССР

Опубликовано 30.09.80. Бюллетень № 36

Дата опубликования описания 05.10.80 (53) УДК 681.3 (088.8) по делам иаебретеиий и открытий (72) Авторы изобретения

В. М. Антимиров, В. А. Шаповалов, А. Д. Мих и В. Н. Орлов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИНХРОИМПУЛЬСОВ

Устройство относится к вычислительной технике и может быть использовано при проектировании цифровых вычислительных устройств с изменяемым быстродействием.

Известно вычислительное устройство, в котором используется двойная синхронизация устройств, обеспечивающая переработку данных с различным быстродействием (1).

В известном устройстве производится выбор одной из двух тактовых сеток в зависимости от типа конструкции. Для этого имеется два генератора тактовых импульсов, подключаемых через коммутатор. При выполнении быстрой инструкции подключается более высокочастотный генератор, при выполнении медленной — низкочастотный.

Недостатком такого устройства является ограниченный диапазон регулировки, так как можно использовать только два тактовых набора импульсов.

Более широкий набор тактирующих сиг - о налов позволяет реализовать устройство для формирования последовательности внешних сигналов (2) . Устройство содержит в каждом канале счетчик времени с дешиф2 ратором, схемы И, ИЛИ, формирователь синхроимпульсов.

Недостатком данного устройства является то, что оно не позволяет изменить параметры импульсов в процессе работы устройства.

Наиболее полно задача перестройки параметров синхроимпульсов в процессе работы решена в устройстве формирования синхроимпульсов (3) . Устройство содержит задающий генератор, блок счетчиков-дешифраторов, формирователь синхроимпульсов.

К входам блока счетчиков подключен задающий генератор, выходы блока счетчиков — к формирователю синхроимпульсов.

Устройство позволяет изменять параметры синхроимпульсов в процессе работы.

Недостаток данного устройства в том, что оно не позволяет изменить временное положение и длительность каждого синхроимпульса независимо от других.

Цель изобретения — обеспечение независимости изменения временных параметров каждого синхроимпульса путем расширения диапазона фазовых соотношений синхроимпульсов.

767747

Для достижения поставленной цели в устройство для формирования синхроймпульсов, содержащее сдвигающий регистр, первый дешифратор, задающий генератор и hl формирователей импульсов, выходы которых являются выходами устройства, первая группа выходов сдвигающего регистра подклю-! чена к входам первого дешифратора, стро- бируюший вход сдвигающего рег истра подсоединен K выходу задающего генератора, введены Й блоков запуска, N блоков сброса, блок фазировки и второй дешифратор, входы которого подключены к адресному входу устройства, а каждый из N выходов подсоединен с первому разрешающему входу соответствующих блока запуска и блока сброса.

При этом информационные входы блоков запуска объединены между собой и подключены к первому информационному входу устройства, а информационные входы блоков сброса объединены между собой и подключены ко второму информационному входу устройства, ко вторым разрешающим входам всех блоков запуска и сброса подключен первый выход блока фазировки, являющийся фазирующим выходом устройства. Разрешающий вход блока фазировки подключен к выходу первого дешифратора, первый и второй фазирующие входы блока фазировки являются соответственно первым и вторым фазирующими входами устройства, а стробируюший вход блока фазировки объединен со стробирующими входами всех блоков сброса и подключен к выходу задающего генератора, первый, второй, третий управляющие входы которого и синхронизирующий вход являются соответственно первым, вторым, третьим управляюшими и синхронизирующими входами устройства. Фазирующий вход задающего генератора подключен к первому выходу блока фазировки, второй выход которого подключен к запускающему входу сдвигающего регистра, вторая группа выходов которого подсоединена к управляющим входам всех блоков запуска, а выход каждого блока запуска — к запускающему входу соответствующего формирователя импульса и запускающему входу соответствующего блока сброса. При этом выход каждого блока сброса подключен к сбрасывающему входу соответствующего формирователя импульса.

Блок сброса содержит сдвигающий регистр, дешифратор, группу схем сравнения, элемент ИЛИ,и регистр управления, информационные входы, первый и второй разрешающие входы которого являются соответствующими входами блока Выходы регистра управления подключены к входа м дешифратора, выходы которого подсоединены к первым входам схем сравнения, ко вторым входам которых подключены соответствующие выходы сдвигающего регистра, а "въ1ходь1 схем" сравнения подключены ко входам элемента ИЛИ, выход которого является выходом блока, а запускающий и стробирующий входы блока являются запускающим и стробирующим входом сдвигающего регистра.

Блок запуска включает в себя регистр управления, дешифратор и группу схем сравнения, элемент ИЛИ. При этом информационные входы, а также первый и второй разрешающие входы регистра являются соответствующими входами блока, выходы регистра подключены к входам дешифра д тора, выходы которого подсоединены к первым входам схем сравнения, вторые входы которых являются управляющими входами блока. Выходы схем сравнения подключены к входам элемента ИЛИ, выход которого является выходом блока.

Задаюший генератор содержит генератор импульсов, коммутатор, формирователь останова, триггер и элемент И. При этом первый и второй управляющие и фазирующие входы формирователя являются соответствующими входами задающего генератора, выход формирователя подключен к первому входу триггера, второй вход которого объединен с первым входом элемента И и подключен к выходу коммутатора. Выход триггера подсоединен ко второму входу элемента И, выход которого является выходом задаюшего генератора, а третий управляющий и синхронизирующий входы задающего генератора являются управляющим и первым синхронизирующим входами коммутатора, второй синхронизирующий вход которого подключен к выходу генератора импульсов.

Блок фазировки имеет три триггера, формирователь интервала времени и пороговый элемент. При этом первый и второй фазирующие входы и разрешаюший вход блока являются соответственно первыми входами первого, второго и третьего триггеров, вторые входы которых объединены между собой и входом формирователя интервала времени

40 и служат стробирующими входами блока.

Выходы триггеров подключены к входам порогового элемента, выход которого является вторым выходом блока и подключен к запускающему входу формирователя интервала времени, выход которого подсоеди4s нен к сбрасывающим входам триггеров, причем выход третьего триггера является первым выходом блока.

Блок-схема устройства представлена на вериг. 1; структурная схема блока сброса-на фиг. 2; структурная схема блока запуска — на фиг. 3; структурная схема задаюшего генератора — на фиг. 4; структурная схема фазировки — на фиг. 5.

Устройство для формирования синхроимпульсов содержит сдвигающий регистр 1, и первый дешифратор 2, задающий генератор 3, формирователи 4 импульсов, блоки 5 запуска, блоки 6 сброса, блок 7 фазировки и второй дешифратор 8. Блок сброса содер767747 вала времени, выход которого подсоединен к сбрасывающим входам всех триггеров.

При этом выход третьего триггера является первым выходом блока фазировки.

При работе устройства можно выделить режим работы на внутренней частоте и режим работы на внешней. В первом случае импульсы высокой частоты берутся от встроенного генератора 20, во втором — от внешнего, по отношению к устройству, генератора, сигналы с которого поступают на синхро11 низирующий вход задающего генератора 3.

Переключение с одного режима на другой осуществляется коммутатором 21 по внешнему управляющему сигналу, поступающему на третий управляющий вход задающего генератора 3. В любом из этих режимов работы возможно прекращение формирования импульсов, т. е. сохранение определенного и неизменного состояния выходных шин устройства на время действия внешнего сигнала «Останов», поступающего на первый управляющий вход задающего генератора 3. Момент начала «замораживания» выходного состояния может начинаться или с очередных импульсов высокой частоты, которые перестают поступать на выход задающего генератора, или с очередного фазирующего импульса, поступающего на фазирующий вход задающего генератора.

При отсутствии сигнала «Останов» импульсы с выхода задающего генератора поступают на вход сдвигающего регистра.

По совпадению с импульсом от блока фазировки, поступающим на запускающий вход сдвигового регистра, в его первый разряд заносится информационная единица, которая сдвигается последовательно с интервалом, равным периоду импульсов высокой частоты. После прохождения единицей всего регистра все его разряды имеют нулевое значение. При этом состоянии регистра срабатывает первый дешифратор, с его выхода поступает сигнал на блок фазировки и появляется сигнал на первом выходе этого блока. При наличии сигнала хотя бы на одном из двух внешних фазирующих входов, на втором выходе блока фазировки появляется сигнал, разрешающий занесение очередной единички в первый разряд регистра, после чего цикл повторяется. Комбинацию сигналов на внешних фазирующих выходах можно организовать в режиме внутренней и внешней фазировки.

При продвижении единицы по сдвигающему регистру 1 на управляющие входы блоков запуска поступают сигналы. При совпадении кода, записанного в эти блоки с первой информационной магистрали, с состоянием управляющих входов блока запуска этот блок вырабатывает сигнал запуска, по которому включаются соответствующие формирователи импульсов и одновременно запускаются блоки сброса. В блоке сброса по сигналу, поступающему на зажит сдвигающий регистр 9, дешифратор 10, группу схем 11 сравнения, элемент ИЛИ 12, регистр 13 управления. Блок 5 запуска вклю- чает в себя регистр 14 управления, дешифратор 15, группу схем 16 сравнения и элемент ИЛИ 17. Задающий генератор 3 содержит формирователь 18 останова, триггер 19, генератор 20 импульсов, коммутатор 21, элемент И 22. Блок 7 фазировки имеет три триггера: третий 23, первый 24, второй 25, формирователь 26 интервала времени, пороговый элемент 27. 1

В блоке 6 сброса информационные входы являются входами регистра 13 управления, первый и второй разрешающие входы которого являются соответствующими входами блока сброса и выходы подключены к входам дешифратора 10. Выходы дешифратора под1S ключены к первым входам схем сравнения, ко вторым входам схем сравнения подсоединены выходы сдвигающего регистра 9, выходы схем сравнения — к элементу ИЛИ 12, выход которой является выходом блока сбро- 26 са. При этом запускающий и стробирующий входы блока сброса являются соответствующими входами регистра 9.

В блоке 5 запуска, информационные входы, а также первый и второй разрешающие входы регистра 14 управления являются

2s соответствующими входами блока запуска.

Выходы регистра управления подключены к входам дешифратора 15, выходы которого подсоединены к первым входам схем 16 сравнения, вторые входы которых являются so управляющими входами блока запуска, а выходы подключены к входам элемента ИЛИ

17, выход которого служит выходом блока запуска.

В задающем генераторе 3 первый и второй управляющие и фазирующие входы являются соответствующими входами формирователя 18 останова, выход которого подключен к первому входу триггера 19, второй вход которого объединен с первым входом элемента И 22 и подключен к выходу коммутатора 21. Второй вход элемента И подсоединен к выходу триггера, выход которого является выходом задающего генератора, синхронизирующий и третий управляющий входы которого служат соответственно первым синхронизирующим и управ- 4s ляющим входами коммутатора 21, второй синхронизирующий вход которого подключен к выходу генератора 20 импульсов.

В блоке 7 фазировки первый и второй фазирующие и разрешающие входы являют- ся первыми входами соответственно первого 24, второй 25 и третьего 23 триггеров.

Стробирующий вход блока является входом формирователя 26 интервала времени и объединен со вторыми входами триггеров. Выходы триггеров подключены к входам порогового элемента 27, выход которого служит вторым выходом блока и подключен к запускающему входу формирователя 26 интер76

Формула изобретения пускающий вход, начинается сдвиг информационной едийицы по собственному регистру 9, и при совпадении состояний выходов этого регистра с кодом, записанным в регистр 13 управления, на выходе блока сброса появляется сигнал, сбрасывающий формирователь в исходное положение. Таким образом, по запускающему сигналу на выходе формирователя появляется синхроимпульс, а по сбрасывающему — снимается.

Занесение кодов в блоки запуска и блоки сброса с информационных магистралей происходит в соответствии с адресом, стоящим на входе второго дешифратора, по совпадении с передним фронтом сигнала фазировки.

В исходном состоянии после включения питания момент начала каждого синхроимпульса и его длительность фиксированы и определяются настройкой групп схем 16 сравнения блока запуска и схем 11 сравнения блока сброса. Местоположение и длительность каждого импульса в дальнейшей работе будут определяться кодом, который заносится с информационного входа устройства и хранится в регистрах " управления блока запуска и блока сброса.

Таким образом, введение блоков запуска и сброса, блока фазировки, второго дешифратора и реализация связей в устройстве позволяет управлять местоположением н длительностью любого импульса синхронизации независимо от остальных, так как управление для каждого индивидуальное.

При использбвании такого блока, например, в цифровых вычислительных устрой-ствах с микропрограммным управлением можно кодировать местоположение синхроимпульсов в соответствии с выполняемым преобразованием, что позволяет на 10 — 150/0 поднять общую скорость обработки данных.

Использование предлагаемого устройства в каналах связи позволяет упростить задачу формирования передаваемых сигналов с требуемыми фазовыми соотношениями и снизить тем самым затраты оборудования на реализацию канала.

1. Устройство для формирования синхроимпульсов, содержащее сдвигающий регистр, первый дешифратор, задающий генератор и Й формирователей импульсов, выходы которых являются выходами устройства, первая группа выходов сдвигающего регистра подключена к входам первого дешифратора, стробирующий вход сдвигающего регистра подключен к выходу задающего генератора, отличающееся тем, что, с целью расширения диапазона фазовых соотношений синхроимпульсов, в его состав введены N блоков запуска, N блоков сброса, блок фазировки и второй дешифратор, входы которого подключены к адресному входу устройства, а

7747 8 каждый из Й выходов подключен к первому разрешающему входу соответствующего блока запуска и блока сброса, при этом информационные входы блоков запуска объединены между собой и подключены к первому информационному входу устройства, а информационные входы блоков сброса объединены между собой и подключены ко второму информационному входу устройства, ко вторым разрешающим входам . всех блоков запуска н сброса подключен

1 первый выход блока фазировки, являющийся фазирующим выходом устройства, разрешающий вход блока фазировки подключен к выходу первого дешифратора, первый и второй фазирующие входы блока фазировки являются соответственно первым и вторым фазирующими входами устройства, а стробирующий вход блока фазировки объединен со стробирующими входами всех блоков сброса и подключен к выходу задающего генератора, первый, второй, третий управ20 ляющие входы которого и синхронизирующий вход являются соответственно первым, вторым и третьим управляющими и синхронизирующими входами устройства, фазирующий вход задающего генератора подключен к первому выходу блока фазировки, второй выход которого подключен к запускающему входу сдвигающего регистра, вторая группа выходов которого подключена к управляющим входам всех блоков запуска, а выход каждого блока запуска подключен

З0 к запускающему входу соответствующего формирователя импульса и запускающему входу соответствующего блока сброса, при этом выход каждого блока сброса подключен к сбрасывающему входу соответствующего формирователя импульса.

2. Устройство по п. 1, отличающееся тем, что блок сброса содержит сдвигающий регистр, дешифратор, группу схем сравнения, элемент ИЛИ и регистр управления, информационные входы, первый и второй разрезе шающие входы которого являются соответствующими входами блока, выходы регистра управления подключены к входам дешифратора, выходы которого подключены к первым входам схем сравнения, ко вторым вхо- дам которых подключены соответствующие выходы сдвигающего регистра, а выходы схем сравнения подключены ко входам элемента ИЛИ, выход которого является выходом блока, а запускающий и стробирующий входы блока являются запускающими

gy и стробирующим входом сдвигающего регистра.

3. Устройство по п. 1, отличающееся тем, что блок запуска содержит регистр управления, дешифратор и группу схем сравнения, элемент ИЛИ, при этом информационные входы, а также первый и второй разрешающие входы регистра являются соответствующими входами блока, выходы регистра подключены к входам дешифратора, 767747 айаг. r выходы которого подключены к первым входам схем сравнения, вторые входы которых являются управляющими входами блока, выходы схем сравнения подключены к входам элемента ИЛИ, выход которого является выходом блока.

Устройство по п. 1, отличающееся тем, что задающий генератор содержит генератор импульсов, коммутатор, формирователь останова, триггер и элемент И, при этом первый и второй управляющие и фазирующие входы формирователя являются соответствующими входами задающего генератора, выход формирователя подключен к первому входу триггера, второй вход которого объединен с первым входом элемента И и подключен к выходу коммутатора, а выход триггера подключен ко второму входу элемента И, выход которого является выходом задающего генератора, а третий управляющий и синхронизирующий входы задающего генератора являются управляющим и первым синхронизирующим входом коммутатора, второй синхронизирующий вход которого подключен к выходу генератора импульсов.

5. Устройство по п. 1, отличающееся тем, что блок фазировки содержит три триггера, формирователь интервала времени и пороговый элемент, при этом первый и второй фазирующие входы и разрешающий вход блока являются соответственно первыми входами первого, второго и третьего тригS геров, вторые входы которых объединены между собой и входом формирователя интервала времени и являются стробирующими входами блока, выходы триггеров подключены к входам порогового элемента, выход которого является вторым выходом блока

so и подключен к запускающему входу формирователя интервала времени, выход которого подключен к сбрасывающим входам триггеров, причем выход третьего триггера является первым выходом блока.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3623017, кл. G06 F 9/00, 1971.

2. Авторское свидетельство СССР

20 № 525074, кл. G 06 F 1/04, 1975.

3. Авторское свидетельство СССР по заявке № 2426884/18-24, кл. G 06 F 1/04, 1976 (прототип) .

Составитель В. Курочкин

Редактор И. Грузова Техред К.Шуфрич Корректор М. Вигула

Заказ 7195!44 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4